Реферати

Реферат: Лабораторний практикум

Биограия Михайла Фрунзе. Фрунзе М. В. як видатний політичний і суспільний діяч Росії початку XIX століття, оцінка його значення і внеску в історію держави того часу. Короткий нарис біографії Фрунзе, його особистісного становлення і характеру, роль у загальній перемозі Червоних.

Програми лояльності для постійних клієнтів авіакомпаній. Сутність і історія появи програм преміювання пасажирів. Характеристика бонусних програм основних авіакомпаній: Аерофлот, Korean Air, Delta, AeroMexico, Alitalia, Flying Blue, American Airlines. Набір і використання миль при регулярних польотах.

Оцінка ринкової вартості нерухомості. Оцінка ринкової вартості виробничого корпуса на основі визначення витрат, необхідних для відновлення об'єкта з урахуванням накопиченого зносу. Визначення вартості нового будівництва будинку методом порівняльної вартості одиниці майна.

Клінічна картина і лікування туберкульозу легень. Класифікація туберкульозу органів подиху по формах захворювання і ваги плину. Характеристика збудників і джерел інфекції. Клінічні ознаки туберкульозу легень, його відображення на рентгенівському знімку. Етапи лікування і застосовувані препарати.

Правова оцінка тероризму. Тероризм як застосування чи насильства злочинні діяння, що створюють небезпеку життя, здоров'ю особистості і знищення майна. Список іноземних терористичних організацій. Основні функції Міністерства оборони по протидії міжнародному насильству.

ЛАБОРАТОРНА РОБОТА 1

СИНТЕЗ КОМБІНАЦІЙНИХ СХЕМ

1 Мета роботи

Справжня лабораторна робота знайомить студентів з основними логічними функціями і реалізуючий їх елементами широко поширеної I55 серії інтегральних мікросхем, розвиває навик в складанні рівнянь, що описують структуру логічних пристроїв, їх мінімізації і реалізації з урахуванням набору логічних елементів, що є.

2 Коротка теорія питання

2.1 Мінімізація булевих функцій

Для отримання мінімальної дизъюнктивной нормальної форми булевой функції скористаємося методом карт Карно. Карти Карно дозволяють досить швидко і ефективно мінімізувати функції від малого числа (чотири - шість) аргументів. При цьому вельми просто мінімізуються неповністю певні функції. Такий клас функцій найчастіше зустрічається в проектуванні простих вузлів ЕОМ, зокрема, вузлів, що синтезуються на основі кінцевих автоматів.

Щоб швидше нанести булеву функцію, задану табличний або алгебраїчно (СДНФ), рекомендується наступний практичний прийом.

Основою будемо вважати карту Карно для чотирьох аргументів; з двох таких карт формується карта для п'яти аргументів, з чотирьох таких карт - карта Карно для шести аргументів. Оскільки аргументи є змінними двійкового алфавіта, то набори аргументів можна розглядати як цілі двійкові числа.

Взаємне розташування аргументів повинне бути чітке фіксовано, наприклад, будемо вважати, що X1- це перший розряд (молодший), X2- другий розряд, X3- третій розряд, X4- четвертий розряд і X5- старший розряд. Чотири молодших розряди визначають номер клітки всередині оса

) Карта Карно

б) Карта Карно - “ правило чотирьох Z”

Малюнок 1 - Карти Карно для п'яти змінних

новной карти Карно, а п'ятий розряд задає номер такої карти (0 або 1). Якщо замість двійкового коду скористатися десятеричним еквівалентом, то номери наборів на карті Карно для п'яти аргументів можна записати у вигляді зображеному на малюнку 1. а.

Розташування номерів наборів (кліток) в основній карті Карно легко запам'ятовується по мнемонічному “ правилу чотирьох Z”. Це правило полягає в наступному: Z велике - це клітки 0,1,2,3; Z вузьке - 4,5,6,7; Z широке - 8,9,10,11; Z мале - 12,13,14,15.

У інших картах принцип чотирьох Z зберігається, змінюються тільки напрями і початкові точки (малюнок 1. б).

Якщо в таблиці істинності відсутні деякі рядки, що відповідає невикористаним кодам станів (надлишковий стан) і забороненим комбінаціям вхідних сигналів, то у відповідних клітках карти Карно ставляться прочерки або зірочки.

На цих наборах (клітках) доопределяются значення функцій так, щоб вийшла мінімальна ДНФ булевой функції.

2.2 Пороговий елемент

Пороговим елементом називається логічний елемент з n двійковими входами Xn,. .., Xi,. .., X1и одним виходом F, причому кожному входу Xiприписан деякий “ вага” Pi.

Сигнал на виході порогового елемента приймає значення “1” тільки тоді, коли сума ваги входів, на якій сигнал має значення “1” (Xi=1), перевершує деякий поріг l. Таким чином, дія такого однопорогового елемента може бути описана функцією:

Структурою порогового елемента називається впорядкований набір {Pn,...,Pi,...,P1, l). При цьому ваги і поріг можуть бути будь-які дійсні значення, однак будемо вважати їх тільки цілочисельними, як позитивними, так і негативними. Логічна функція, яку реалізовує пороговий елемент, визначається тільки його структурою, т. е. значеннями ваги і порога.

Розглянемо синтез порогового елемента.

Приклад: Побудувати пороговий елемент в базисі І-НЕ зі структурою {-2,1,3,2}, т. е. ваги P1=3, P2=1, P3=-2, порога l=2.

Рішення: 1 етап. Побудуємо таблицю функціонування такого елемента із заданою структурою. Для цього нам необхідно заповнити стовпець суми. Значення суми ми знайдемо по формулі PiXi.

Таблиця 1 - Таблиця

функціонування

X 3

- 2

X 2

1

X 1

3

F

l=2

0

0

0

0

0

0

0

1

3

1

0

1

0

1

0

0

1

1

4

1

1

0

0

- 2

0

1

0

1

1

0

1

1

0

- 1

0

1

1

1

2

1

2 етап. Запишемо СДНФ отриманої функції F=X2X1+X3X2X1

3 етап. Після мінімізації отримаємо

F= X1X2+ X1= X1(X2+)

4 етап. Приведемо отриману функцію в базис І-НЕ

5 етап. Будуємо схему (малюнок 2).

Окремим випадком порогового елемента є мажоритарний елемент з непарним числом n входів.

2.3 Мажоритарний елемент

Мажоритарним елементом називають логічний елемент, працюючий за принципом більшості. Принцип більшості

Малюнок 2 - Пороговий елемент

полягає в тому, що якщо більшість вхідних сигналів дорівнює 1 або 0, то і вихідний сигнал буде відповідно рівний 1 або 0. Хоч принципово кількість входів мажоритарного елемента може бути така, що дорівнює будь-якому непарному числу, на практиці частіше за все застосовуються елементи з кількістю входів 3 і 5.

Робота мажоритарного елемента на три входи описується булевой функцією M(X, Y, Z), визначуваною наступною таблицею істинності (таблиця 2).

Таблиця 2 - Таблиця

істинності

X

Y

Z

M(X, Y, Z)

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

СДНФ даної функції мажоритарности запишеться M(X, Y, Z)=YZ+XZ+XY.

Мінімізуючи це вираження за допомогою карт Карно, отримаємо M(X, Y, Z)=XY+XZ+YZ.

Для цієї функції вводиться спеціальне позначення, яке скорочує запис функції M(X, Y, Z)=XY+XZ+YZ=Х#Y#Z.

Такий запис означає, що для отримання з неї первинної мінімальної ДНФ треба взяти по коньюкції другого рангу по кожній змінній і об'єднати їх знаком дизъюнкції. На малюнку 3 показана схема мажоритарного елемента на три входи і його умовне позначення.

X

& 1 2

Y & M

Z &

а) Мажоритарний елемент би) Умовне позначення

Малюнок 3 - Схема мажоритарного елемента і його умовне позначення

3 Опис лабораторного макета

В лабораторній роботі використовується ряд комбінаційних логічних інтегральних мікросхем 155 серії, логічні входи і виходи яких підключені до гнізд роз'єм, створюючих набірне поле на передній панелі лабораторного макета. З'єднуючи гнізда набірного поля провідниками з штеккерами на кінцях, можна реалізувати різні типи комбінаційних логічних пристроїв.

Для завдання наборів аргументів логічних функцій використовується генератор кодів, основою якого є пятиразрядний лічильник, побудований на Т - тригерах (з елементів 155-ой серії). На прямих виходах лічильника, виведених на набірне поле передньої панелі стенду, можна отримати 32 різні комбінації або 32 двійкових числа. Через відповідні гнізда кожний з п'яти розрядів лічильників може бути встановлений в “1” або “0”. Крім того, підключивши вхід лічильника (Сч) до виходу генератора одиночних імпульсів (“0”-“1”), можна забезпечити послідовний перебір кодових комбінацій: кожне натиснення кнопки (Кн) збільшує число, записане в лічильнику, на одиницю. Схема і тимчасова діаграма роботи генератора одиночних імпульсів, побудованого на основі антидребезгового тригера, приведена на малюнку 4.

Для індикації станів розрядів лічильника, а також логічних елементів використовуються індикаторні лампочки. Горіння лампочки означає наявність коду “1” на виході відповідного елемента.

Лабораторна установка харчується від мережі змінного струму напруженням 220 В через блок живлення зі стабілізованим напруженням 5 В. Включеніє стенду здійснюється вимикачем “ Мережа”. Елементи серії 155 оперують з сигналами двох рівнів: низьким (від 0 до 0,4 В) - логічний 0 і високим (від 2,4 В до 5В) - логічна 1.

Склад і кількість мікросхем, що використовуються в роботі, приведені в додатку А. Обозначенія логічних мікросхем приведені в додатку 7 виконують найпростіші логічні функції І, АБО, НЕ, І-НЕ, АБО-НЕ. Елементи 8 реалізовують функцію що ВИКЛЮЧАЄ АБО (нерівнозначність):. Елементи 9,10 виконують більш складні логічні функції І-АБО-НЕ, наприклад, робота елемента 9 описується рівнянням.

Малюнок 4 - Схема генератора одиночних імпульсів і тимчасова діаграма генератора

4 Програма роботи

1) Мінімізувати наступні логічні неповністю певні функції, задані в таблиці 3, і скласти принципову схему для реалізації.

Таблиця 3 - Таблиця неповністю певних функцій

N

Приймають значення, рівні 1 на наборах

Приймають значення, рівну 0 на наборах

1

0, 5, 24, 29

3, 7, 8, 13, 16, 21

2

9, 12, 17, 20

1, 4, 13, 22

3

15, 19, 23, 31

0, 11, 22, 27

4

0, 3, 4, 7

5, 10, 22

5

3, 10, 15

7, 9, 11

6

13, 14, 21, 22

7, 9, 23, 28

7

6, 12, 15, 30

3, 14, 19, 31

8

11, 14, 26, 31

3, 12, 23, 27

9

2, 15, 18, 31

3, 6, 10

10

7, 11, 12, 24

1, 14, 22, 29

11

2, 15, 17, 19, 27

3, 6, 18, 29, 30

12

3,7, 11, 20, 24, 28

1, 14, 22, 29

2) Мінімізувати наступні повністю певні логічні функції, що приймають значення, рівну 1 на вказаних наборах, і скласти принципову схему для їх реалізації.

1.

0,4,8,10,11,12,14

7.

16,18,20,21,22,26,27,28,29

2.

17,20,22,25,26,27,28,30,31

8.

0, 2, 3, 12, 13, 15

3.

3,6,7,14,15,19,23,30,31

9.

3, 9, 11, 13, 18, 19, 27

4.

1,9,11,17,19,25,27

10.

1, 12, 17, 20, 21, 28, 29

5.

0,2,4,8,12,13,16,18,28

11.

3, 6, 7, 14, 27, 30, 31

6.

7, 13, 15, 25, 27, 29, 31

12.

0,8,10, 12, 13, 15, 26, 31

3) Мінімізувати наступні повністю певні логічні функції, що приймають значення, рівну 0 на наборах, і скласти принципову схему для їх реалізації:

1.

0,1,8,9,17,25,28, 29

7.

1, 9, 25, 27, 28, 29

2.

0,8,16,20,24,28

8.

6,14, 15, 22, 23, 30

3.

3, 11, 15, 31

9.

9, 13, 15, 27, 29, 31

4.

3, 10, 11, 18, 27

10.

7, 14, 15, 22, 30

5.

7, 11, 15, 22, 23, 30

11.

9, 11, 23, 30, 31

6.

3, 10, 11, 22, 23, 30

12.

9, 11, 21, 22, 23

4) Мінімізувати схему вибору чисел з 5-розрядного лічильника і скласти принципову схему для реалізації (на виході схеми вибору повинна з'явитися 1 при подачі на вхід будь-якого з вибираних чисел).

1.

Всіх чисел 20 > = M > = 8.

2.

Всіх чисел M=

3.

Всіх чисел M > 8

4.

Всіх чисел M

5.

Всіх чисел M, кратних 4, якщо M

6.

Всіх чисел 12

7.

Всіх чисел 20 > M > 27

8.

Всіх чисел 12=

9.

Всіх непарних чисел 11

10.

Всіх парних чисел 11

11.

Всіх чисел 7=

5) Мінімізувати системи функцій, що описують перетворювачі одного коду в іншій. Коди задані нижче.

1.

I-II

7.

V-I

13.

V-III

2.

I-III

8.

VI-I

14.

VI-III

3.

I-IV

9.

IV-II

15.

VI-IV

4.

I-V

10.

V-II

16.

V -IV

5.

I-VI

11.

VI-II

17.

VI-V

6.

IV-I

12.

IV-III

18.

III-I

6) Побудувати схему порогового елемента на До входів (вихідний сигнал рівний 1, якщо сумарне число одиниць на входах не менше, ніж значення порога Р) при різних вагових коеффицентах входів, вказаних в таблицях 4 і 5.

Таблиця 4 - Таблиця Таблиця 5 - Таблиця

N

K

Р

1

3

2

1

2

4

2

1

3

4

3

1

4

5

3

1

5

5

4

1

6

5

2

1

7

5

4

2

вагових коефіцієнтів вагових коефіцієнтів

N

K

Р

8

5

4

2,1,2,1,2

9

5

3

1,2,1,2,1

10

4

2

1,1,1,2

11

4

3

2,1,1,2

12

5

3

1,1,1,1,3

13

4

3

1,1,1,2

14

5

5

1,2,3,4,5

7) Побудувати схему порівняння двухразрядних кодів M і Р, що приймають значення 1 в наступних випадках:

1) M=Р; 2) M

Р; 4) M=

=Р; 6) M P.

8) Побудувати мажоритарний елемент на 5 входів

В процесі виконання роботи після зборки схеми потрібно перевірити правильність функціонування останньою і усунути допущені помилки. Помилки можуть бути зроблені або під час формального синтезу схеми або під час зборки вузла. Методика відшукання і усунення помилок проектування і синтезу вузла полягає в наступному.

Детальному розгляду піддають початковий стан і комбінацію вхідних сигналів, при дії на яких виконується невірний перехід, т. е. не відповідний заданій таблиці переходів або виходів пристрою. Насамперед роблять підстановку досліджуваного набору аргументів в функції збудження і виходу і переконуються, що формально пристрій переводиться в потрібний стан і формується задане значення функції виходу. Якщо ці умови не виконуються, то помилка сталася під час формального синтезу і необхідно ретельно перевірити його етапи.

У іншому випадку помилка допущена при зборці вузла, тоді пошук її ведеться таким чином. Для даного початкового стану пристрою і комбінації вхідних сигналів за допомогою індикатора перевіряються значення всіх функцій збудження і функцій виходу. Якщо значення яких-небудь функцій не відповідають таблиці істинності, то помилки потрібно шукати в комбінаційних схемах цих функцій.

Послідовно просуваючись від виходу комбінаційної схеми до входів, за допомогою індикатора перевіряють значення сигналів на виходах і входах проміжних логічних елементів. Ці значення звіряють з очікуваними, які отримують підстановкою даного набору аргументів в досліджувану функцію збудження або виходу. Невідповідність значень свідчить про несправність логічного елемента або про неправильне з'єднання елементів. Після усунення несправності повторюють повну перевірку функціонування заданого пристрою по таблиці переходів і виходів.

5 Вміст звіту

В результаті виконання робочого завдання повинні бути підготовлені таблиці логічних функцій, заповнені карти Карно, принципові схеми пристроїв, що синтезуються. По вказівці викладача для ряду синтезованих схем складаються відповідні дуальние схеми. На занятті проводиться зборка схем і перевірка правильності їх функціонування.

Захист роботи проводиться при представленні звіту, який повинен містити: індивідуальні завдання; мінімізацію функції вибраним методом; аналітичні рівняння мінімізованих функцій; рівняння, відповідні вибраному схемотехническому рішенню; принципові схеми.

6 Контрольні питання

6.1 Чим відрізняються повністю певні логічні функції від неповних? Як проводиться їх мінімізація?

6.2 Як проводиться мінімізація логічних рівнянь з шістьма змінними?

6.3 Намалюйте структуру порогового елемента.

6.4 Чим відрізняється мажоритарний елемент від порогового?

6.5 Дайте поняття основної і дуальной схеми.

Список літератури

1. Шило В. Л. Популярние цифрові мікросхеми. - Челябінськ: Металургія, 1989.

2. Алексенко А. Г., Шагурін И. И. Мікросхемотехника. - М.: Радіо і зв'язок, 1990.

3. Зельдин Е. А. Цифровие інтегральні мікросхеми в інформаційно-вимірювальній апаратурі. - Л.: Енергоатомиздат, 1986.

27

ЛАБОРАТОРНА РОБОТА 2

ДОСЛІДЖЕННЯ БИСТАБИЛЬНИХ ОСЕРЕДКІВ

1 Мета роботи

Метою справжньої роботи є навчити студентів самостійно провести аналіз різних типів бистабильних осередків; виявляти в цих схемах небезпечні змагання (критичні гонки); на основі теоретичного аналізу складати функції переходів вказаних осередків; при певних умовах уміти усувати небезпечні змагання.

2 Коротка теорія питання

Схеми, складені з логічних елементів і маючі петлі, називаються логічними схемами із зворотними зв'язками. Петлею називається такий ланцюг, у якого вихід останнього елемента схеми сполучений хоч би з одним входом першого елемента.

Відмітимо, що загальною властивістю комбінаційних схем є відсутність петель.

Функціонування схем із зворотними зв'язками не може бути повністю описане системою переключательних функцій. Особливістю логічних схем із зворотними зв'язками є залежність стану виходів схеми не тільки від значень вхідних змінних в даному такті, але і від сигналів, що діяли в попередні моменти часу. Тому така схема може розглядатися як цифровий автомат.

Вважається, що схема із зворотним зв'язком знаходиться в стійкому стані, якщо стан її виходів може зберігатися необмежено довго.

Нестійким станом схеми буде таке, яке існує лише короткий час, сумірний з тривалістю перехідних процесів в схемі.

Наявність в схемі двох і більш стійких станів вказує на те, що схема може бути використана для запам'ятовування деяких сигналів, що поступають на схему по зовнішніх ланцюгах.

Як елементарний приклад аналізу схеми із зворотними зв'язками розглянемо схему, побудовану на логічних елементах АБО-НЕ, яка представлена на малюнку 1.

Неважко пересвідчитися, що вихідна змінна z задовольняє наступному логічному рівнянню.

(1)

Для рішення цього рівняння складемо таблицю відповідності вхідних і вихідних змінних (таблиця 1). Під рішенням рівняння будемо розуміти набір констант х, у, z, підстановка яких в досліджуване рівняння (1) перетворює його в тотожність.

З таблиці 1 слідує, що рішенням рівняння (1) будуть наступні набори констант: 0 0 1; 1 0 0; 1 0 1; 1 1 0. Таким чином, вхідним наборам xy=00 і xy=11 завжди буде відповідати вихідне значення z=1 і z=0 відповідно.

Для цих наборів існує єдине рішення, яке не залежить від стану виходу z.

Якщо ж на вхід схеми подати сигнали xy=10, то вихід z може приймати як значення нуля, так і одиниці, т. е. сигнал на виході буде залежати від стану схеми, який в свою чергу залежить від сигналів, що діяли в попередні моменти часу.

Для цих наборів існує єдине рішення, яке не залежить від стану виходу z.

Якщо ж на вхід схеми подати сигнали xy=10, то вихід z може приймати як значення нуля, так і одиниці, т. е. сигнал на виході буде залежати від стану схеми, який в свою чергу залежить від сигналів, що діяли в попередні моменти часу.

Малюнок 1 - Логічна схема на АБО-НЕ

Таблиця 1 - Таблиця відповідності

х

у

z

0

0

0

0

0

1

1

1

0

0

1

1

0

1

1

0

1

1

0

0

0

1

0

1

1

1

1

1

0

1

0

0

Розглянемо тепер процеси, які будуть відбуватися в схемі при подачі вхідного набору xy=01. Будемо вважати для визначеності, що в момент подачі цих сигналів на виході був рівень z=1. Приймемо, що час затримки у всіх логічних елементів однаковий і рівний t. Тоді через час t на виходах

елементів D1и D2одновременно встановиться сигнал 0. Через час 2t на виході елемента D3установится сигнал 1, а через час 3t на виході z встановиться сигнал 0 і т. д., т. е. на виході схеми будуть відбуватися зміни сигналу з 0 в 1 і з 1 в 0. Врахуємо, що на вході комбінація сигналів (xy=01) при цьому не змінюється.

Таким чином, в цій схемі будуть відбуватися коливання з періодом 6t.

При малій величині t (великій частоті) коливання можуть зірватися через те, що передача сигналу при такій частоті буде відбуватися без відновлення рівня (без посилення). У цьому випадку на виході встановиться деяка проміжна нестандартна амплітуда сигналу. Аналогічна ситуація буде мати місце, якщо праву частину рівняння (1) реалізувати на елементах (діодах) типу АБО і І, що не володіють властивістю відновлення рівня сигналу.

Отже, логічна схема із зворотним зв'язком в залежності від комбінації вхідних сигналів може бути кінцевим автоматом або взагалі буде неправильно функціонувати (видавати нестандартний сигнал, або генерувати коливання).

Однак схеми із зворотним зв'язком, маючі багато входів і виходів, аналізувати подібним образом важко, т. до. таблиці узгодження в формі таблиці істинності стають дуже громіздкими. У такому випадку використовують іншу форму таблиці відповідності, а саме, карту Карно. Суворо певний порядок переліку змінних полегшує відображення на картах Карно кодування внутрішніх станів і їх стійкості, що обумовлює зручність використання цього вигляду карт для аналізу і синтезу последовательностних схем.

Розглянемо конкретний приклад аналізу логічного осередку типу І-НЕ, охопленої зворотними зв'язками (малюнок 2). Ця схема (і подібні інші) отримали назву бистабильних осередків (БЯ).

Аналіз БЯ будемо проводити поетапно по наступній методиці:

2.1 Запишемо логічні рівняння виходів схеми.

(2)

Малюнок 2 - Бістабільная осередок типу І-НЕ

2.2 Складемо карту Карно, за допомогою якої будемо вирішувати цю систему.

Стовпці цієї карти визначимо всілякими комбінаціями незалежних (вхідних) змінних x1и x2, а рядки - комбінаціями залежних (вихідних) змінних y1и y2(таблиця 2). У клітки цієї карти запишемо істинні значення функцій y1и y2, визначені відповідно до приведеної системи рівнянь (2). Таким чином, в клітках буде записане двозначне двійкове число, при цьому перший розряд буде відповідати значенню y1, а другий розряд цього числа - значенню y2.

Таблиця 2 - Таблиця істинності Таблиця 3 - Таблиця

переходів

Очевидно, що стан схеми є стійким, якщо значення функцій y1и y2совпадают з позначенням відповідного рядка таблиці.

Наприклад, при перетині стовпця 01 і рядка 10 знаходиться стійкий стан 10, а на перетині того ж стовпця і рядка 11 - нестійкий стан 10.

Іноді таблицю 2 представляють в іншій формі і називають таблицею переходів (таблиця 3). Тут кухлями позначені стійкі стану, точками - нестійкі, а стрілки вказують напрями переходів. Розглянемо детальніше, як здійснюється перехід схеми з нестійкого стану в стійке. При цьому можливі два випадки:

1) Код нестійкого стану в карті Карно співпадає з кодом стійкого стану.

2) Код нестійкого стану не співпадає з кодом стійкого.

У першому випадку при фіксованих значеннях незалежних змінних х1и х2виходние сигнали y1и y2, відповідні нестійкому стану, подаються на входи y1и y2схеми, тим самим обумовлюючи перехід до рядка карти Карно, відповідного стійкому стану.

Наприклад, перетин стовпця 10 і рядка 11 відповідає нестійкому стану 01. Однак при подачі на y1и y2схеми комбінації 01 і при колишніх значеннях х1и х2схема переходить у вже стійкий стан 01.

У другому випадку при фіксованих х1и х2виходние сигнали y1и y2обуславливают перехід до нового рядка карти Карно, де ці ж значення y1и y2являются вхідними і так далі, поки не виникне ситуація, передбачена першим випадком.

Відмітимо, що в реальних схемах внаслідок кінцівки і розкиду часу перемикання елементів при переході схеми з нестійкого стану в стійке можуть з'являтися проміжні набори значень залежних змінних. Проміжні значення - це ті стану, які можуть бути між початковими нестійкими і кінцевими стійкими.

Наприклад, для стовпця 01 і рядка 00 ми маємо нестійкий стан 11. Після надходження цих сигналів (y1y2=11) на вхід схеми виникне нестійкий стан 10 (рядок 11), код якого співпадає з кодом стійкого стану 10 (рядок 10), т. е. ми прийшли до першого випадку.

Розглянуті випадки нестійких станів в кінцевому результаті приводять до стійкого стану схеми, це стовпці х1х2, відповідні 00, 01, 10.

Таким чином, наявність декількох шляхів для переходів, що кінчаються одним і тим же стійким станом, є так званими некритичними (безпечними) змаганнями (гонками).

Інакший випадок можна спостерігати в стовпці 11. У цьому стовпці мають місце два стійких стани y1и y2=01 і y1и y2=10. Тому з нестійких станів y1и y2=00 і y1и y2=11 може початися циклічний процес переходу з стану 11 (рядок 00) в стан 00 (рядок 11) і навпаки, т. е. можуть виникнути коливання:.

Це явище свідчить про наявність в схемі критичних (небезпечних) змагань (гонок). Природно, що таке явище недопустиме в схемах, призначених для запам'ятовування інформації. Крім того, якщо час затримки елементів дещо відрізняється, то в цьому стовпці з кожного нестійкого стану можливий перехід в будь-яке з стійких станів, т. е. стан схеми не буде залежати від вихідних сигналів. Таким чином, таблиця переходів дозволяє наочно перевірити логічне функціонування структури, що проектується, зокрема, встановити наявність змагань.

Для того, щоб схему, що розглядається можна було використовувати для запам'ятовування інформації, необхідно заборонити одночасне звертання в нуль х1и х2, т. е. виключити стовпець карти Карно з х1х2=00, т. до. стійким станом в цьому стовпці є стан у1у2=11, при якому порушується бистабильность схеми. Стан у1у2=11 незручний тим, що після зміни незалежних вхідних змінних х1и х2от значень х1х2=00 до значень х1х2=11 схема може перейти в стан 01 або 10, інакше говорячи, перехід буде невизначеним.

Виключити перший стовпець карти Карно можна, наклавши обмеження на допустимі комбінації вхідних сигналів, а саме

х1+х2=1. (3)

Критичні змагання виключаються, якщо дозволеними комбінаціями вхідних сигналів, виробляючих перемикання схеми з одного стану в інше, будуть комбінації 01 і 10. У цьому випадку при подачі сигналів х1х2=11 схема буде зберігати той стійкий стан, який встановився попередньою дозволеною комбінацією вхідних сигналів.

Так, наприклад, якщо до х1х2=11 був сигнал х1х2=01, у1у2будет 10 (стійкий стан). Після надходження сигналу х1х2=11 схема залишиться в тому ж стійкому стані у1у2=10. Якщо до х1х2=11 був сигнал х1х2=10, то схема буде в стані 01, після приходу сигналу х1х2=11 схема залишиться в цьому ж стійкому стані.

Таким чином, при подачі сигналів х1х2=11 стану у1у2=11 і у1у2=00 будуть бути відсутнім і критичні стану зникнуть.

Отже, в цьому випадку ми отримали логічну схему (осередок) з двома стійкими станами 01 і 10, т. е. бистабильную.

2.3 Досі процеси в схемі розглядалися при фіксованих значеннях х1и х2. Розглянемо тепер поведінку схеми при зміні вхідних незалежних змінних. Для зручності запису визначимо стан схеми, відповідний у1у2=01 в момент часу t через Qt=0; стан у1у2=10 - через Qt=1, а стан схеми в момент часу t+1 - через Qt+1. Тоді залежність

Qt+1=f(х1, х2, Qt) (4)

можна представити у вигляді наступної таблиці функціонування бистабильной осередку (таблиця 4).

Таблиця 4 - Таблиця функціонування

х 1

х 2

Q t

Q t+1

0

0

0

0

0

1

*

*

0

0

1

1

0

1

1

1

1

1

0

0

0

1

0

0

1

1

1

1

0

1

0

1

Таблиця 4 побудована на основі карти Карно для осередку, що розглядається (таблиця 2).

2.4. Для встановлення закону функціонування схеми по відношенню до змінним х1, х2и Qt, складемо рівняння і, доопределив функцію Qt+1, знайдемо її мінімальну форму:

(5)

Цю функцію називають функцією переходів бистабильной осередку на логічних елементах І-НЕ.

(6)

Qt+1= + x2Qt

1 = x1+ x2(7)

Спільна система називається характеристичними рівняннями бистабильной осередку.

Примітка - щоб отримати таблицю 4 з таблиці 2, треба останню представити у вигляді:

Qt+1x1x2

y1y200 01 11 10

-

01 0 * 1 0 0

-

10 1 * 1 1 0

При цьому враховуються: обмеження х1+х2=1, позначення 01 < = > 0; 10 < = > 1, і що нестійкі стану в стовпцях 01 і 10 переходять в стійкі: 1 і 0 відповідно. Таким чином, карта Карно з 16 клітками перетворюється в карту з 8 клітками.

Ми провели повний аналіз бистабильной осередку типу І-НЕ і показали, що при певних обмеженнях такий осередок може фіксувати 0 і 1 невизначено довгий час, т. е. є запам'ятовуючим елементом.

3 Опис лабораторного макета

На лицьовій панелі лабораторної установки зображені вісім схем бистабильних осередків різних типів. За допомогою з'єднувальних проводів виходи схеми підключаються до світлового індикатора, за допомогою якого візуально можна спостерігати процеси переходів в осередках.

За допомогою тумблерів на входи схем можна подавати через з'єднувальні проводи високі і низькі рівні напружень.

4 Програма роботи

Провести повний аналіз заданих бистабильних осередків згідно з отриманим варіантом.

Визначити некритичні і критичні гонки, дати рекомендації по застосуванню бистабильних осередків, що розглядаються якості запам'ятовуючого елемента. Скласти таблицю функціонування осередку. Отримати характеристичне рівняння осередку. Зняти осциллограмми коливальних процесів, виникаючих в бистабильной осередку, зафіксувати частоту, при якій відбувається зрив коливань, визначити період коливань.

5 Зміст звіту

Звіт повинен містити:

а) поетапний аналіз БЯ;

б) таблиці переходів і функціонування;

в) характеристичне рівняння;

г) осциллограмми коливань;

д) період коливань, отриманий теоретично і практично;

е) тимчасові діаграми роботи осередків.

6 Контрольні питання

6.1 Чому логічні елементи із зворотними зв'язками не можуть бути повністю описані простою системою булевих функцій?

6.2 Як визначаються коди стійких і нестійких станів логічної схеми із зворотними зв'язками?

6.3 Що собою представляє таблиця переходів логічної схеми із зворотними зв'язками?

6.4 Яким чином можна усунути критичні змагання?

6.5 Чим відрізняються характеристичні рівняння від логічних рівнянь комбінаційних схем?

Список літератури

1. Шило В. Л. Популярние цифрові мікросхеми. - Челябінськ: Металургія, 1989.

2. Алексенко А. Г., Шагурін И. И. Мікросхемотехника. - М.: Радіо і зв'язок, 1990.

3. Скаржепа В. А., Луценко А. Н. Електроника і микросхемотехника.- Київ.: Вища школа, 1989.

4. Застосування інтегральних мікросхем в електронній обчислювальній техніці / Під ред. Б. В. Тарабрина.- М.: Радіо і зв'язок, 1987.

5. Зельдин Е. А. Цифровие інтегральні мікросхеми в інформаційно-вимірювальної аппаратуре.- Л.: Енергоатомиздат, 1986.

ЛАБОРАТОРНА РОБОТА 3

СИНТЕЗ ЕЛЕМЕНТАРНИХ ПОСЛЕДОВАТЕЛЬНОСТНИХ АВТОМАТІВ

1 Мета роботи

Метою роботи є вивчення методики синтезу елементарних последовательностних автоматів на основі бистабильних осередків по заданій мінімізованій таблиці його функціонування і побудова на цій основі принципової схеми з настановними входами.

Студент повинен уміти написати характеристичне рівняння будь-якого заданого автомата, побудувати його тимчасову діаграму роботи, а також обов'язково таблицю переходів, без якої неможливо будувати складні вузли на основі заданого автомата.

2 Теорія питання

2.1 Загальні відомості

Елементарними последовательностними автоматами (кінцевими автоматами, тригерами) прийнято вважати автомати, які характеризуються наступними властивостями:

1) Число вхідних змінних - не більш трьох. У це число не входять тактовий (що синхронізує) вхід, на який подаються синхроимпульси, фіксуючі зміну тактів роботи тригера, настановні входи, входи вибірки кристала і т. п.

2) Число внутрішніх станів дорівнює двом, чому відповідає одна внутрішня змінна, яку прийнято означати символом 3) Число вихідних змінних - одна. Означається буквою “ у”, причому значення “ у” співпадає зі значенням Q (т. е. функція виходу у(t)= Q(t)). Звичайно є можливість поряд зі значенням Q отримувати інверсну змінну.

4) Число реакцій автомата - п'ять (це ж число станів виходу). Перерахуємо ці реакції:

а) перейти в стан;

б) перейти в стан;

в) зберегти попередній стан незмінним;

г) змінити свій стан на протилежне;

д) невизначений стан, що означається зірочкою (*) або буквою Х, що забороняє подачу вхідного сигналу.

Функції переходів, звані характеристичними рівняннями, є повними:,

Різновиди тригерів відрізняються не тільки числом входів (n), але і при однаковому n - функціями переходів.

Число різних типів тригерних пристроїв (N), які можна формально створити при n-вхідній системі, визначається як.

Так, наприклад, для пристроїв з двома входами, для яких можливі чотири комбінації сигналів на вході (00, 01, 10, 11), і п'ятьма станами виходу, існує 625 варіантів тригерних схем.

Однак в реальному проектуванні практичне застосування має невелике число тригерів, до яких відносяться тригери типів D, RS, Т, RST, JK і деякі інші.

У основу класифікації потенційних тригерів встановлені дві основних ознаки:

1) функціональна ознака;

2) спосіб запису інформації.

Функціональна класифікація є найбільш загальною і являє собою класифікацію тригерів на вигляд логічного рівняння, що характеризує стан входів і виходів тригера в момент часу до його спрацювання (t) і після його спрацювання (t+1).

Класифікація за способом запису інформації характеризує тимчасову діаграму роботи тригера, т. е. визначає хід процесу запису інформації в тригер. По цій класифікації автомати поділяються на дві групи:

1) асинхронні;

2) що тактуються (синхронні).

Відмітною особливістю асинхронних автоматів є те, що запис інформації в них здійснюється безпосередньо з надходженням інформаційного сигналу на його вхід.

Запис інформаційного сигналу в синхронні автомати, що мають інформаційні і тактові входи, здійснюється тільки при подачі дозволяючого, тактуючого імпульсу.

2.2 Синтез автомата

Синтез тригерних пристроїв полягає в загальному вигляді у виконанні наступних етапів:

1) По заданій таблиці функціонування автомата, що проектується складається його логічне рівняння

2) Вибирається (якщо не задається) тип бистабильной осередку і записується її повне характеристичне рівняння.

3) З зіставлення таблиці функціонування автомата, що проектується з характеристичним рівнянням бистабильной осередки отримують вирази функцій збудження бистабильной осередку і мінімізують їх.

4) Рівняння функцій збудження переводять в той же базис, в якому записане рівняння бистабильной осередку; це буде базис АБО-НЕ або І-НЕ.

5) На основі отриманих рівнянь будують вхідну комбінаційну логіку (схему) і з'єднують її з бистабильной осередком. При цьому передбачають два настановних входи (S і R), т. е. входи, що не залежать ні від наявності (відсутність) інформаційних сигналів, ні від входу синхронізації. Наявність сигналів на настановних входах переводить автомат в стан 1 або 0.

6) Для отриманої схеми автомата складають таблицю переходів. Це необхідне для того, щоб можна було легко будувати на основі цього автомата більш складні схеми, такі як регістри, лічильники і т. п.

Найбільш трудомістким процесом вважається виконання пункту 3; виконання інших пунктів не представляє ніяких складностей.

Методика синтезу не залежить від числа інформаційних входів автомата.

Для прикладу проведемо аналіз синхронного автомата з одним інформаційним входом, таблиця функціонування якого задана в наступному вигляді і представлена в таблиці 1. Відмітимо, що ця таблиця відповідає роботі D-тригера (D-інформаційний вхід).

Таблиця 1 - Таблиця функціонування

З t

D t

Q t

Q t+1

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

Цю таблицю можна мінімізувати до чотирьох рядків і записати так, як показано в таблиці 2.

Таблиця 2 - Мінімізована таблиця

З t

D t

Q t+1

0

0

Q t

0

1

Q t

1

0

0

1

1

1

Таблицю 2 можна прочитати таким чином: “ При відсутності сигналу на синхровходе незалежно від сигналу на інформаційному вході стан автомата не змінюється, при наявності сигналу на синхровходе - автомат приймає те ж саме значення, що і сигнал на інформаційному вході”.

Синтез автомата будемо проводити поетапно згідно з вказаною вище методикою.

1) Складаємо по таблиці функціонування логічне рівняння автомата,

що синтезується Мінімізуючи отримане рівняння, будемо мати (1)

2) Вибираємо бистабильную осередок типу І-НЕ. Її повне характеристичне рівняння має вигляд

(2)

Тепер задача складається в тому, щоб “ примусити” бистабильную осередок “ працювати” по заданій таблиці функціонування автомата, що синтезується.

Для цього нам треба розробити вхідну логіку до цієї схеми осередку, т. е. знайти функції збудження по входах і.

3) Складемо кодовану таблицю автомата, що синтезується, в яку включимо також стовпці для визначення функцій збудження і бистабильной осередку (таблиця 3).

Таблиця 3 - Кодована таблиця

N

З t

D t

Q t

Q t+1

х 1

х 2

0

0

0

0

0

1

*

1

0

0

1

1

*

1

2

0

1

0

0

1

*

3

0

1

1

1

*

1

4

1

0

0

0

1

*

5

1

0

1

0

1

0

6

1

1

0

1

0

1

7

1

1

1

1

*

1

Підставимо з нульового, другого і четвертого рядків табл. 3 значення і в систему характеристичного рівняння (1) бистабильной осередку:

(3)

і дозволимо їх відносно і.

Для рішення цих рівнянь складемо таблицю аргументів для всіх наборів і і значень правих частин рівнянь.

Таблиця 4 - Таблиця аргументів

Значення правих частин рівняння (3) виходять при підстановці наборів значень і з таблиці 4 в ці рівняння.

Очевидно, рішенням рівняння (3) будуть такі значення і, при яких праві частини тотожно рівні лівій частині для обох рівнянь одночасно. Цій умові задовольняють набори змінних =10 і =11. З таблиці 4 видно, що ця система (3) має два рішення =11, а може бути рівним як нулю (третій набір), так і одиниці (четвертий набір). Тому значення є невизначеним і може вибиратися довільно, виходячи з міркувань максимальної простоти реалізації.

Таким чином, для рядків таблиці, що розглядаються 3 будемо мати =1, - не визначено (*). Заносимо ці значення в таблицю 3 по рядках 0, 2, 4.

Для того, щоб скоротити процес визначення функцій збудження і, складемо зведену таблицю (таблиця 5) для знаходження і при різних значеннях і.

Таблиця 5 - Зведена таблиця

Характеристичне рівняння для першого (третьої, сьомої), п'ятого і шостого рядків таблиці 3 буде відповідно мати вигляд:

(4)

(5)

(6)

З таблиці 5 отримуємо, що рішенням системи (4) будуть

- не визначено і =1;

системи (5) - = 1 і = 0;

системи (6) - = 0 і = 1.

Впишемо отримані значення і в таблицю 3, враховуючи, що рядки 0, 2, 4 і 1, 3, 7 мають однакові значення і, в першому випадку ==0, у другому ==1.

Відмітимо, що вирішувати розглянуті характеристичні рівняння можна і без складання таблиці, подібній таблиці 5, однак для цього необхідні деякі практичні навики.

Таким чином, в таблиці 3 ми набули всіх значень функцій збудження по входах бистабильной осередку. Тепер по цих значеннях нам необхідно отримати логічні рівняння, за допомогою яких можна синтезувати вхідну логіку.

Для цього запишемо рівняння для і, виходячи з таблиці 3, аргументами для цих рівнянь будуть служити змінні автомата,,:

Склавши карти Карно (малюнок 1), і оптимальним образом доопределив їх на невизначених наборах, отримаємо

Малюнок 1 - Карти Карно функції збудження x1и x2

рівняння для функцій збудження через аргументи автомата

(7)

4) Переведемо рівняння (7) в базис І-НЕ:

(8)

Зробимо наступні перетворення. Додамо (логічне складання) до рівняння для значення; від цього рівняння не зміниться:

Але одинаково, тоді отримаємо

Остаточно маємо:

(9)

5) Будуємо схему вхідної логіки. Для цього зобразимо бистабильную осередок І-НЕ, і на її входи і подамо сигнали, відповідні рівнянням (9). Принципова схема синхронного D-тригера представлена на малюнку 2.

а) Принципова схема б) Умовне позначення

Малюнок 2 - Принципова схема синхронного D-тригера

і його умовне позначення

Потрібно перевірити, чи виконує бистабильная осередок І-НЕ функцію заданого автомата.

Для цього в рівняння (2) підставимо значення і з (8):

Мінімізуючи останнє вираження, отримаємо,

що повністю відповідає рівнянню (1).

Тепер залишилося визначити, як необхідно подавати настановні сигнали. Скажемо відразу, що схема з настановними входами буде мати вигляд, показаний на малюнку 3.

а) Принципова схема б) Позначення на схемі

Малюнок 3 - Принципова схема синхронного D-тригера з настановними входами і позначення на схемі

6) Складемо тепер таблицю переходів отриманого автомата. Для цього в рівняння (1) будемо підставляти різні значення і, т. е. переходи, і визначати значення. Природно, при цьому =1.

Дані зведемо в таблицю переходів. У цьому випадку можна не писати ці рівняння, оскільки нам добре відомо, що при =1 дотримується рівняння =, що добре ілюструється в таблиці 6.

Таблиця 6 - Таблиця переходів

Q t  Q t+1

D t

0 0

0 1

1 0

1 1

0

1

0

1

Таким чином, ми повністю провели синтез синхронного автомата з одним інформаційним входом і двома настановними входами R і S.

3 Опис лабораторного макета

На лицьовій панелі лабораторного стенду зображені схеми бистабильних осередків типу АБО-НЕ і І-НЕ і набір різних логічних елементів, за допомогою яких можна зібрати різні автомати на основі бистабильних осередків. Комутація логічних елементів здійснюється за допомогою з'єднувальних проводів.

4 Програма роботи

Для вказаних викладачем варіантів роботи зробити повний синтез автомата, скласти тимчасову діаграму роботи пристрою, перевірити практично правильність функціонування синтезованого автомата, звіряючись із заданою таблицею роботи.

5 Зміст звіту

Звіт повинен містити принципову схему отриманого автомата, тимчасову діаграму його роботи, всі теоретичні викладення синтезу, таблицю переходів, логічне рівняння автомата.

6 Контрольні питання

6.1 Що називається кінцевим автоматом?

6.2 Опишіть реакції последовательностного автомата на вхідні інформаційні входи.

6.3 Чому характеристичні рівняння кінцевих автоматів повинні бути повними?

6.4 Скільки різних последовательностних автоматів можна створити, якщо число його входів дорівнює чотирьом?

6.5 Як з мінімізованої таблиці функціонування кінцевого автомата отримати його логічне рівняння?

6.6 Опишіть коротко етапи синтезу кінцевого автомата.

Список літератури

1. Алексенко А. Г., Шагурін И. И. Мікросхемотехника. - М.: Радіо і зв'язок, 1990.

2. Скаржепа В. А., Луценко А. Н. Електроника і микросхемотехника. - Київ.: Вища школа, 1989.

3. Пилипа А. Г., Белкин О. С. Проєктірованіє логічних вузлів ЕОМ. - М.: Радянське радіо, 1974.

4. Гусев В. Г., Гусев Ю. М. Електроника.- М.: Наука, 1990.

ЛАБОРАТОРНА РОБОТА 4

АНАЛІЗ І СИНТЕЗ ЛІЧИЛЬНИКІВ

1 Мета роботи

Вивчити принципи роботи лічильників різних типів, оволодіти методом синтезу синхронних лічильників з різними коефіцієнтами перерахунку на будь-яких типах тригерів; придбати навики в побудові принципових схем лічильників за допомогою тимчасових діаграм.

2 Коротка теорія питання

2.1 Загальні відомості

Лічильником називається автомат, що виконує функції підрахунку кількості імпульсів одиничних сигналів, що поступили на його вхід, а також функції формування і запам'ятовування деякого двійкового коду, відповідного цій кількості. Іншими словами - лічильник є перетворювачем числа-імпульсного коду в деякий двійковий код.

Крім вказаних функцій лічильники іноді також можуть виконувати функції прийому і видачі коду.

Вхідними сигналами лічильника є або сигнал підсумовуючого або віднімаючого рахунку, при цьому одночасна подача цих сигналів заборонена.

Як вихідна функція лічильника може бути заданий сигнал переповнення, виникаючий при підсумовуванні, або сигнал заема виникаючий при відніманні під час переходу лічильника через нуль.

Основним результатом роботи лічильника є накопичений в йому код, визначуваний станами елементарних автоматів.

Число елементарних автоматів (тригерів), необхідних для побудови лічильника із заданим коефіцієнтом перерахунку, дорівнює числу його розрядів і визначається по формулі

m = log2N, (1)

де N - коефіцієнт перерахунку (модуль, період лічильника) - максимальне число внутрішніх станів, яке повинен мати лічильник. Очевидно, що це число дорівнює максимальному числу вхідних сигналів, яке може полічити лічильник.

До інших найважливіших характеристик лічильника відносяться:

1) час реєстрації - це інтервал часу між надходженням вхідного сигналу і закінчення самого довгого перехідного процесу в схемі;

2) дозволяюча здатність - мінімально допустимий період проходження вхідних сигналів, при якому лічильник працює без збоїв.

2.2 Класифікація лічильників

Схеми лічильників можна класифікувати по наступних ознаках:

1) По основі системи числення лічильники діляться на:

а) двійкові;

б) десятеричні (двійково- десятеричні);

Двійкові лічильники в свою чергу поділяються на лічильники, модуль перерахунку яких не рівний 2m(де m - розрядність лічильника). Останні називаються лічильниками по модулю М ( де М - число не кратне міри двійки ).

2) У напрямі переходів лічильники прийнято поділяти на:

а) підсумовуючі;

б) що віднімають;

в) реверсивні.

До останніх відносяться лічильники, здатні виконувати операції підсумовування і віднімання.

3) За способом побудови ланцюгів сигналів перенесення розрізнюють лічильники:

а) з послідовним перенесенням;

б) з крізним перенесенням;

в) з паралельним (крізним) перенесенням;

г) з частково груповим перенесенням.

4) За способом організації рахунку лічильники поділяють на:

а) синхронні;

б) асинхронні.

Час установки коду tуст є основним чинником, що визначає вибір способу перемикання тригерів. При асинхронному способі tуст зростає із збільшенням числа тригерів (m) в лічильнику, а при синхронному способі tуст не залежить від величини m.

Потрібно також враховувати, що з тригерів лічильника паралельний код, що знімається іноді подається на комбінаційну схему (наприклад, на дешифратор). У цьому випадку при асинхронному способі через неодночасне спрацювання тригерів лічильника можливо поява помилкових логічних сигналів на виходах комбінаційної схеми.

Тому більш переважним, як правило, є синхронний спосіб організації рахунку, хоч при його використанні в лічильниках з великим числом тригерів (m > 5..10) пред'являються підвищені вимоги до навантажувальної здатності джерел синхро-сигналів.

Асинхронний спосіб доцільно застосовувати в лічильниках, що використовуються як дільники частоти.

Деякі лічильники мають ланцюги зовнішньої установки початкового стану. Цей стан може також встановлюватися за допомогою ланцюгів зворотного зв'язку, що є в самому лічильнику. Крім цього, лічильник може встановлюватися в початковий стан після завершення одного циклу роботи - підрахунку числа вхідних сигналів, рівного модулю лічильника.

2.3 Принцип роботи лічильників

Аналіз схем лічильників зручно почати з розгляду асинхронного двійкового лічильника з послідовним перенесенням (малюнок 1, а). Стану тригерів лічильника після впливу серії вхідних імпульсів приведені в таблиці 1. Тимчасова діаграма лічильника показана на малюнку 1, би.

Коефіцієнт перерахунку цього лічильника

4 = log2Kсч; Ксч= 24= 16.

Як елементарний автомат використовуємо Т-тригер. Ці лічильники характеризуються тим, що керуючими сигналами для старших розрядів є сигнали, що знімаються з інформаційних виходів молодших розрядів.

У початковому стані всі тригери встановлюються в нуль (щоб не захаращувати креслення, ланцюги скидання не показані). У цьому випадку на нижньому виведенні всіх встановлюється логічна еденица, а на верхніх - логічний нуль.

При надходженні імпульсу рахунку (малюнок 1, би) перший розряд підготується до перемикання і після закінчення імпульсу перейде в стан Q = 1. Сигнал одиниця подається на вхід другого тригера. Після закінчення дії другого рахункового імпульсу на вхід другого тригера поступить негативний перепад напруження, оскільки перший тригер з стану Q1=1 перейде в стан нуль.

Цей перепад напруження викличе зміну стану другого тригера з нуля в одиницю і на його виході, а отже, на вході третього тригера буде високий потенціал. Сигнал Q2=1 готує спрацювання третього тригера. При надходженні семи імпульсів встановиться стан Q1=Q2=Q3=1, а восьмий імпульс послідовно перемкне всі ці тригери в стан нуль і схема перейде в первинний стан.

Подібні лічильники є найпростішими по схемной реалізації, але мають невисоку швидкодію. Швидкодія лічильників звичайно характеризується часом установки і максимальною частотою надходження рахункових імпульсів.

Максимальний час установки визначається часом переходу N - розрядного лічильника з коду 111...1, відповідного заповненню лічильника, в код 000...0, відповідний початковому стану. При цьому повинні послідовно спрацювати N тригерів і час установки буде одинаково tуст=N tт, tт- час перемикання тригера.

Малюнок 1 - Двійковий лічильник на Т-тригерах

Максимальна частота надходження рахункових імпульсів визначається з вираження

fcч= 1/(tимп+ Ntт),

де tимп- тривалість імпульсу.

У лічильниках з паралельним перенесенням рахункові імпульси подаються на всі розряди одночасно і зміна стану даного розряду відбувається тільки при певному стані всіх попередніх тригерів. Структурна схема асинхронного лічильника з паралельним перенесенням показана на малюнку 2.

Малюнок 2 - Асинхронний лічильник на Т-тригерах з паралельним

перенесенням

Нехай в початковому стані в лічильнику записаний код 000. Після першого рахункового імпульсу сигнал Q1станет рівним 1, при цьому підготується до спрацювання схема збігу 1. Другий рахунковий імпульс поверне Q1в початковий стан і через схему збігу 1 пройде на тригер другого розряду. Схема збігу 2 закрита, оскільки Q1=0. Таким чином, після другого рахункового імпульсу встановляться стану Q1=0, Q2=1, Q3=0, Q4=0. Після третього рахункового імпульсу в лічильнику буде зафіксований код 0011. Тепер в стані, відкритому для проходження рахункових імпульсів будуть знаходитися обидві схеми збігу. У результаті четвертий імпульс поступить на всі три розряди і встановить лічильник в стан 0100, і так далі.

На малюнку 3 показана функціональна схема синхронного двійкового лічильника з крізним перенесенням.

Тут вхідний сигнал подається одночасно на входи з всіх розрядів лічильника. Перемикання кожного i-го Т-тригера можливе в тому випадку, якщо на його інформаційному вході Тiпрісутствуєт сигнал (логічна одиниця). Якщо Тi=0, то тригер знаходиться в режимі запам'ятовування.

Оскільки на вхід тригера молодшого розряду лічильника подана логічна одиниця, то він працює як асинхронний тригер з рахунковим входом, т. е. змінює свій стан на протилежне під впливом кожного вхідного сигналу (рахункового імпульсу). Зміна станів тригера старших розрядів лічильника можлива тільки в тому випадку, якщо все попередні тригери молодших розрядів знаходяться в стані 1.

Малюнок 3 - Синхронний двійковий лічильник з крізним перенесенням

Тривалість перехідного процесу в такому лічильнику залежить від розрядності лічильника в меншій мірі, ніж у лічильника з послідовним перенесенням, і визначається часом затримки сигналу в елементах І в ланцюгах крізного перенесення.

На малюнку 4 зображена функціональна схема лічильника з паралельним перенесенням. Відмітною особливістю даної схеми є те, що виходи всіх попередніх Qn подаються на інформаційні входи J і До n-го тригера.

Малюнок 4 - Синхронний двійковий лічильник з паралельним перенесенням

Тривалість перехідного процесу в такому лічильнику рівна тривалості перемикання одного розряду. З схеми видно, що із зростанням порядкового номера тригера збільшується число входів в клапани "И" JK - тригерів. А оскільки число входів J і До в будь-якій реальній схемі елементів звісно, а навантажувальна здатність виходів тригерів обмежена, то і розрядність лічильника з паралельним перенесенням невелика і рівна звичайно чотирьом. Тому при числі розрядів лічильника більшому максимального числа входів J і До лічильник розбивають на групи і всередині кожної групи будують ланцюги паралельного перенесення. Перенесення між групами реалізовується методом крізного перенесення. Такий спосіб утворення сигналів перенесення називається груповим. Лічильники з паралельними і груповими перенесеннями є найбільш швидкодіючими.

2.4 Синтез двійкових лічильників

Синтез лічильника зводиться до визначення оптимальної в деякому розумінні структури і зрештою побудові його принципової схеми.

Тут під оптимальною розуміється структура лічильника, вмісна мінімальне число тригерів і зв'язків між ними, при якій забезпечується виконання лічильником необхідних функцій із заданими значеннями параметрів.

Основними початковими даними для синтезу лічильника, витікаючими з його призначень, є:

1) модуль рахунку (ємність лічильника );

2) порядок зміни станів лічильника;

3) режим рахунку для лічильників з природним порядком зміни станів (підсумовуючий, що віднімає, реверсивний);

4) необхідна дозволяюча здатність лічильника tp;

5) необхідний час установки коду лічильника tуст.

Розглянемо синтез трехразрядного двійкового підсумовуючого в коді 8421 лічильника з N=8 на JK - тригерах 155 серії. Цей тригер К155ТВ1 (малюнок 5) має три входи J (ЗИ) і три входи До (ЗИ), а також вхід З для подачі синхросигнала. Крім того, тригер має додаткові входи, що нетактуються R і S для попередньої установки тригера відповідно в нульове і одиничне стану.

Універсальний JK - тригер описується характеристичним рівнянням,

де Jiи Ki- логічні функції J і До, відповідні попередньому стану тригера Qi;

Q*i- майбутній стан тригера.

Малюнок 5 - Тригер JK - типу

Таблиця 1 - Переходи Таблиця 2 - Функціонування

тригера лічильника

Характеристична таблиця JK - тригера, в якій приводяться узагальнені значення логічних функцій на його входах для всіх можливих комбінацій має наступний вигляд (таблиця 2). Зірочками відмічені невизначені значення вхідних сигналів.

Кількість тригерів в такому лічильнику повинна бути така, що дорівнює трьом згідно з формулою (1). Умови переходів для даного лічильника приведена в таблиця 1.

На основі таблиці функціонування лічильника для кожного тригера складаються карти Карно, що відображають переходи даного тригера з попереднього стану Qiв подальший стан Q*i.

Для того, щоб в клітках карти Карно зафіксувати стану тригерів запишемо трехразрядние двійкові числа, як показано на малюнку 6, а. У еквівалентному десятеричному коді ці числа будуть мати зображення, показане на малюнку 6, би.

Якщо в клітки карти Карно (малюнок 6), відповідні номерам попередніх станів лічильника (0,1,2,. .. 7) вписати двухразрядние двійкові числа, що виражають перехід тригера Qi- Q*iпри зміні стану лічильника, то отримаємо так звані прикладні таблиці.

З таблиці функціонування лічильника (таблиця 2) зазначаємо, що для тригера Q1переход з нульового стану (нульовий рядок таблиці) в одиничний стан

Малюнок 6 - Карти Карно, заповнені двійковими числами і еквівалентними десятеричними числами, відповідними станами лічильника

здійснюється як Q0i- Q1i= 0 - 1 або 01. Отже, в клітку карти Карно з номером 0 (малюнок 6, би) потрібно записати число 01. Розглядаючи перехід триг-Малюнок

7 - Прикладні таблиці Карно для лічильника з N=8

гера Q1из одиничного в нульовий стан (перший рядок таблиці), видно що перехід здійснюється як Q1i- Q0i= = 1 - 0 або 10.

Тоді в клітку карти з номером 1 (малюнок 6, би) записуємо двійкове число 10. Аналогічним образом заповнюються і інші клітки карти.

Переходи всіх тригерів, виражені двозначними двійковими числами, запишемо у відповідні клітки з номерами станів прикладних таблиць (малюнок 7).

Перетворюємо отримані таблиці Карно відповідно до характеристичної таблиці JK - тригера (таблиця 1). Для цього в клітки прикладних таблиць запишемо замість двійкових чисел (00,01,10 і 11) значення інформаційних входів J і До, відповідні певним переходам Qi- Q*i.

Так, наприклад, для інформаційних входів Ji тригерів Q1, Q2, Q3карти Карно будуть виглядати таким чином, як показано на малюнку 8.

Малюнок 8 - Карти Карно, що характеризують інформаційні входи тригерів лічильника з N=8

Після склеювання одиниць отримаємо рівняння інформаційних входів

J1= 1; J2= Q1; J3= Q1Q2.

Аналогічним образом будуються карти і для інформаційних входів Ki(малюнок 9), звідки отримаємо наступні рівняння

K1=1; K2=Q1; K3=Q1Q2

Малюнок 9 - Карти Карно, що характеризують інформаційні входи тригерів лічильника з N=8

Таким чином, для підсумовуючого лічильника з N=8 маємо наступну систему рівнянь інформаційних входів тригерів

J1=K1=1;

J2=K2=Q1;

J3=K3=Q1Q2.

Виходячи з отриманих рівнянь, побудуємо схему лічильника, показану на малюнку 10.

У віднімаючому лічильнику номер подальшого стану повинен бути на одиницю менше номера попереднього стану. У іншому синтез такого лічильника проводиться по приведеній методиці.

На малюнку 11 показана схема віднімаючого лічильника з N=8, в якому інформаційні входи тригерів описуються рівняннями.

Малюнок 10 - Схема підсумовуючого лічильника на JK-тригерах

Малюнок 11 - Синхронний віднімаючий лічильник з N=8

Реверсивний лічильник здійснює рахунок сигналів як в режимі складання, так і в режимі віднімання. Режим роботи лічильника змінюють за допомогою схеми управління. У залежності від вимог до схеми управління можна побудувати реверсивні лічильники двох типів. Перший має один рахунковий і два керуючих входи, а другий - два рахункових входи. Для останніх не потрібно спеціальні керуючі сигнали.

Розглянемо синтез синхронного реверсивного лічильника першого типу. У цьому випадку для кожного режиму рахунки визначають функції J і До - входів всіх тригерів. Потім синтезують схему управління. Нехай N=8. Дамо без висновку рівняння логічних входів J і До підсумовуючого лічильника з вказаним коефіцієнтом перерахунку

J1=K1=1; J2=K2=Q1; J3=K3=Q1Q2.

Для віднімаючого лічильника з N=8 скористаємося результатами, отриманими при попередньому синтезі

(1)

Звідси слідує, що при зміні рахунку функції на керуючих входах першого тригера не змінюються (J1=K1=1), а логічні змінні, вхідні в функції J і До - входів другого і третього тригерів, міняються на інверсні. Тому для реверсування рахунку необхідно зробити комутацію входів першого і другого тригерів лічильника. Ця комутація здійснюється за допомогою сигналу управління Т, що приймає значення "I" і "0" в залежності від напряму рахунку, що задається. Тоді логічні рівняння, що описують роботу схеми управління, мають наступні очевидні вирази

Дійсно, при Т=1 забезпечується режим складання, а при Т=0 - режим віднімання.

Отримані вирази можна реалізувати за допомогою логічних елементів І-АБО-НЕ. Для цього перетворюємо вираження (2) до наступного вигляду.

Відповідно вираження (3) після проведення тотожних перетворень прийме вигляд.

Малюнок 12 - Схема реверсивного лічильника з N=8

Як випливає з отриманих рівнянь, елементи схеми управління, що знаходяться між сусідніми тригерами, мають ідентичну структуру.

Схема реверсивного лічильника, побудованого на тригерах 155 серії і логічних елементах І-АБО-НЕ, приведена на малюнку 12.

2.4 Синтез двійкового лічильника з довільним порядком рахунку

Початковими даними для синтезу такого лічильника є порядок переходу лічильника з одного стану в інше після передачі чергового вхідного сигналу.

Загальне число стійких станів двійкового лічильника з довільним порядком рахунку дорівнює коефіцієнту перерахунку N=2m, а можливе число варіантів схем, відмінних один від одного порядком зміни станів визначається величиною (N-1)!. Для N=8 існує 5040 варіантів схем.

Розглянемо синтез двійкового лічильника з довільним порядком рахунку і N=8 з використанням JK - тригера 155 серії.

Нехай зміна станів лічильника буде

Складемо таблицю функціонування лічильника (таблиця 4)

Виходячи з таблиці функціонування лічильника для кожного тригера складемо прикладні таблиці (малюнок 13).

Таблиця 3 - Функціонування лічильника з N = 8

Малюнок 13 - Прикладні таблиці тригерів лічильника з довільним порядком рахунку

Використовуючи характеристичну таблицю JK-тригера (таблиця 2), перетворюємо прикладні таблиці в карти інформаційних входів Jiи Ki(малюнок 14).

На малюнку 15 представлена схема лічильника, побудованого по отриманих рівняннях.

2.5 Синтез недвійкових лічильників

недвійкові лічильники мають N = 2m. Принцип їх побудови складається у виключенні деяких стійких станів звичайно двійкового лічильника, що є надлишковими для недвійкового лічильника. Надлишкові стану виключаються за допомогою зворотних зв'язків всередині лічильника. Зворотні зв'язки утворять введенням додаткових логічних ланцюгів, що з'єднують входи і виходи відповідних тригерів.

Малюнок 14 - Карти Карно інформаційних входів тригерів лічильника з довільним порядком рахунку

Малюнок 15 - Схема лічильника з N = 8 довільним порядком рахунку

З карт Карно маємо наступні рівняння інформаційних входів тригерів.

Задача синтезу недвійкового лічильника зводиться до визначення необхідних зворотних зв'язків і мінімізації їх числа. Кількість тригерів в недвійковому лічильнику визначається з вираження

m = [log2N],

де [log2N] - двійковий логарифм заданого коефіцієнта перерахунку N, округлений до найближчого більшого цілого числа.

Число надлишкових станів, що виключаються рівне

До = 2m-

У загальному випадку вибір станів, що виключаються визначається призначенням недвійкового лічильника.

Розглянемо приклад побудови синхронного лічильника з N=3 на JK тригерах 155 серії.

Він будується на основі двійкового лічильника, що складається з двох тригерів, оскільки

m = [log2N] = [log23] = 1,58 =2.

Число надлишкових станів лічильника рівне

K = 2m- 3 = 1.

З можливих станів лічильника (00,01,10,11) виключаємо, наприклад, стан Q1Q2. Порядок зміни станів приймемо наступний.

Таблиця 4 - Функціонування лічильника з N = 3

Складемо таблицю функціонування лічильника (таблиця 5), на основі якої складаємо прикладні таблиці тригерів і проводимо перетворення їх в карти Карно інформаційних входів Jiи Ki(малюнок 16).

Виключений стан в прикладних картах і картах Карно відмічаємо рискою.

Малюнок 16 - Прикладні таблиці і карти Карно інформаційних входів JK-тригерів лічильника з N=3

З карт Карно маємо наступні рівняння інформаційних входів:

Малюнок 17 - Синхронний лічильник з N=3

Таким чином, для побудови недвійкового синхронного лічильника з Ксч=3 необхідне J - вхід першого тригера з'єднати з інверсним виходом другого тригера, а J - вхід останнього з'єднати з прямим виходом першого тригера. На До - входи обох тригерів необхідно подати постійний потенціал, відповідний логічній одиниці. Схема лічильника показана на малюнку 17.

Аналогічним образом будуються синхронні лічильники з іншими недвійковими коефіцієнтами перерахунку.

2.6 Синтез двійково - десятеричних лічильників

Серед недвійкових лічильників в окремий клас виділяють двійково - десятеричні лічильники з N=10, які будуються на основі чотирьох тригерних двійкових лічильників виключенням шести станів.

У різних варіантах схем одним і тим же десятеричним числам можуть відповідати різні четирехразрядние кодові комбінації в залежності від виключених станів. Інакшими словами такі лічильники працюють в різних двійково - десятеричних кодах.

Існує велике число двійково - десятеричних кодів, частина з яких приведена в таблиці 5. Особливу групу складають самодополняющиеся коди. Характерною особливістю цих кодів є відповідність зворотних двійкових чисел зворотним десятеричним числам.

Порядок синтезу синхронних двійково-десятеричних лічильників принципово не відрізняється від синтезу недвійкових лічильників. Різниця полягає лише в тому, що вибір комбінації шести станів, що виключаються визначається виходячи з двійково - десятеричного коду, в якому повинен працювати лічильник.

Як приклад розглянемо синтез лічильника, працюючого в коді 8421, або коді прямого заміщення.

Згідно з таблицею 6 при роботі двійково - десятеричного лічильника у вказаному коді необхідно виключити стану.

Таблиця 5 - Кодування десятеричних чисел

Складемо таблицю переходів тригерів (таблиця 6).

Побудуємо прикладні таблиці і карти Карно для входів Jiи Kiвсех тригерів лічильника (малюнок 18), використовуючи таблицю функціонування лічильника (таблиця 6) і характеристичну таблицю JK - тригера (таблиця 2). Надлишкові стану в таблицях і картах Карно відмітимо рискою.

Після мінімізації отримаємо наступні рівняння інформаційних входів JK-тригерів лічильника.

Таблиця 6 - Переходи тригерів

Згідно з цими рівняннями побудуємо схему лічильника (малюнок 19).

Малюнок 18 - Прикладні таблиці і карти Карно інформаційних тригерів двійково-десятеричного лічильника

Малюнок 19 - Двійково - десятеричний лічильник, працюючий в коді 8421

Відмітимо, що для побудови різних типів синхронних лічильників з використанням універсальних JK-тригерів з трьома входами J і До структура лічильника виходить досить простій, якщо число тригерів не перевищує чотирьох. При його збільшенні доцільно об'єднати тригери в групи, кожна з яких містить не більш чотирьох тригерів. Групи з'єднують між собою послідовно. При цьому останній тригер попередньої групи є джерелом синхросигналов для подальшої. За допомогою такого включення забезпечується синхронний режим всередині кожної групи і послідовна передача інформації від групи до групи. По швидкодії лічильники з такими зв'язками займають проміжне положення між синхронними і асинхронними.

3 Опис лабораторного макета

Лабораторний пристрій являє собою набір JK - тригерів і логічних елементів серії 155. На набірне поле макета виведені входи і виходи ИМС, що дозволяє коммутировать будь-які схеми лічильників.

Всередині макета змонтований генератор, який може видавати як безперервні, так і одиночні прямокутні імпульси. Крім того передбачається подача високого (одиничного) рівня напруження і низького (нульового) рівня.

На виходах Q всіх тригерів встановлені лампочки, фіксуючі стану тригерів. Окрема контрольна (КОН) лампочка служить для визначення вихідного сигналу при подачі на вхід лічильника одиночних імпульсів.

4 Зміст і порядок роботи

4.1 Побудувати реверсивний четирехразрядний лічильник з N=12.

4.2 Побудувати реверсивний десятеричний лічильник, що вважає в самодополняющемся коді 4221.

4.3 Побудувати лічильник, той, що вважає в коді Гріючи.

4.4 Побудувати лічильник, що вважає в коді Джонсона (0000,0001,0011,0111,1111,1110,1100,1000).

4.5 Побудувати десятеричний лічильник, що вважає в коді з лишком 3.

4.6 Побудувати лічильник в наступному коді 0001,0011,0101,0111,1001,0010,0100,0110,1000,0001.

5 Зміст звіту

Звіт повинен містити:

5.1 Короткі теоретичні відомості, необхідні для виконання завдання.

5.2 Всі схеми, формули, таблиці, карти Карно, отримані при виконанні роботи.

5.3 Тимчасові діаграми досліджуваних лічильників.

5.4 Висновки по роботі.

6 Контрольні питання

6.1 Перерахувати основні ознаки класифікації лічильників.

6.2 Як можна встановити в лічильнику початковий стан?

6.3 Чим відрізняється віднімаючий лічильник від підсумовуючого?

6.4 Скільки тригерів необхідне для лічильника з Ксч=8567?

6.5 Який порядок рахунку називається природним, а якої штучним?

6.6 У чому складаються принципи роботи послідовного, крізного, паралельного і групового перенесень, їх достоїнства і недоліки?

6.7 Скільки корпусів четирехразрядних мікросхем двійкових лічильників треба для Ксч = 1283 і 3600?

6.8 Чим відрізняються двійкові і двійково - десятеричні лічильники?

6.9 Яка особливість у лічильника Джонсона?

Список літератури

1. Гусев В. Г., Гусев Ю. М. Електроника.- М.: Наука, 1990.

2. Шило В. Л. Популярние цифрові мікросхеми. - Челябінськ.: Металургія, 1989.

3. Потемкин И. С. Функциональние вузли цифрової автоматики. - М.: Енергоиздат, 1988.

4. Алексенко А. Г., Шагурін И. И. Мікросхемотехника. - М.: Радіо і зв'язок, 1990.

5. Агаханян Т. М. Інтегральние мікросхеми. - М.: Енергоатомиздат, 1983.

ЛАБОРАТОРНА РОБОТА 5

ДОСЛІДЖЕННЯ МУЛЬТИПЛЕКСОРА

1 Мета роботи

Метою даної роботи є вивчення принципу роботи мультиплексора; його можливостей при реалізації булевих функцій з відносно великим числом аргументів (змінних), а також придбання практичних навиків схемотехнических рішень при реалізації за допомогою мультиплексора конкретних логічних рівнянь, включаючи комбінаційні схеми з декількома виходами. Рекомендується ознайомитися з параметрами різних типів мультиплексоров, що випускаються вітчизняною промисловістю.

2 Коротка теорія питання

2.1 Загальні відомості

В цей час в складі різних серій мікросхем, наприклад, 155, 531, 555, 1533, 1534, випускаються схеми середньої міри інтеграції - мультиплексори (комутатори).

Вони виконують функцію вибору даних від одного з декількох джерел інформації, що поступають на його входи і, таким чином, є електронним аналогом широко відомого електромеханического крокового шукача.

Мультиплексор являє собою многовходовой логічний елемент комбінаційного типу, як правило, з одним виходом.

Основні типи мультиплексоров поділяються на два типи:

1) інформаційні (означаються як xi, Di);

2) керівники (інакше - селекторні, адресні).

Між числом цих входів існує певний математичний зв'язок. Якщо є n керуючих входів, то максимальне число інформаційних входів становить тільки 2n. Кожному з 2nинформационному входу відповідає тільки одна двійкова комбінація на керуючих входах. Іншими словами, при подачі на керуючі входи відповідного сигналу у вигляді двійкового коду до виходу мультиплексора підключиться тільки один з 2nинформационних входів, суворо відповідний заданому керуючому коду на керуючих входах. Наприклад, якщо в мультиплексоре, що має три керуючих входи, на них буде код 101, то до виходу його підключиться тільки п'ятий (101 < = > 5) з восьми можливих інформаційних входів (23=8).

Відмітимо, що деякі мультиплексори, наприклад К155КП7, мають два виходи, при цьому один з них відповідає інвертованому значенню заданої функції, іншої - прямому.

Крім вказаних входів мультиплексор має ще стробуючий вхід, який дозволяє значно розширити їх функціональні можливості.

І, нарешті, в деяких серіях, наприклад К1533КП15, є вхід управління установки виходів мультиплексора в третій стан (означається як EZ).

Вітчизняна промисловість випускає в цей час мультиплексори, що здійснюють вибір одного з 4-х, 8-мі і 16-ти інформаційних каналів (входів); вони розрізнюються числом адресних входів:

4х1 (два керуючих входи);

8х1 (три керуючих входи);

16х1 (чотири керуючих входи).

Мультиплексори з чотирма інформаційними входами (КП155КП2, КР1533КП2) звичайно виготовляють по два на одному кристалі. При цьому адресні входи до них є загальними. Вибірка одного з мультиплексоров здійснюється по стробуючому входу. Одночасно обидва мультиплексора в такому виконанні працювати не можуть. Таке конструктивне рішення виявляється дуже зручним при логічному проектуванні схем управління.

Мультиплексори крім безпосередньо заданої функції, що виконується ними селектирования, виявляються вельми зручними логічними елементами при створенні різних комбінаційних схем.. Хоч вартість мультиплексора вище за вартість логічних схем малої міри інтеграції, застосування мультиплексоров часто дозволяє зменшити необхідне число корпусів і число з'єднань між ними. А вартість і надійність цифрових пристроїв в основному визначається, як відома, вартістю і надійністю з'єднань.

Таким чином, основними перевагами використання мультиплексоров в комбінаційних схемах є:

1) скорочення числа з'єднань і об'єму пайки;

2) зменшення вартості елементів і монтажу;

3) підвищення надійності схеми.

До недоліків можна віднести:

1) труднощі перебудови схем на друкарських платах.

2.2. Структура мультиплексоров

На малюнку 1 показані умовні позначення мультиплексоров, взяті з різних довідників.

Тут - інформаційні входи; - керуючі (адресні, селекторні) входи; Е, V, S,- вхід стробування; - виходи.

Принципова схема мультиплексора 8х1 (К155КП7) показана на малюнку 2.

Якщо зіставити цю схему з іншими подібними по структурі комбінаційними схемами, то легко пересвідчитися, що тут явна аналогія зі схемою дешифратора на вісім виходів, з невеликою, з точки зору схемотехніки, різницею, а саме - в мультиплексоре всі вісім виходів елементів І об'єднуються елементом АБО.

Згідно з принциповою схемою рівняння мультиплексора 8х1 може бути записане у вигляді

Помітимо, що в рівнянні не використовується вхід стробування. Для нашого аналізу це не має істотного значення.

Підставляючи замість їх двійкові еквіваленти, рівняння (1) можна представити як.

Малюнок 1 - Умовні зображення мультиплексоров

Малюнок 2 - Принципова схема мультиплексора К155КП7

Аналогічно можна записати логічне рівняння будь-якого іншого типу мультиплексора, наприклад, для мультиплексора 4х1 рівняння буде таким

(2)

або.

Відмітимо, це важливе, що рівняння (1) можна представити і так

(3)

Тепер цікаво порівняти обидва доданків в дужках рівняння (3) мультиплексора 8х1 з рівнянням (2) мультиплексора 4х1.

2.3 Реалізація булевих функцій за допомогою мультиплексора

Розглянемо ідею реалізації мультиплексором булевих функцій і покажемо, що мультиплексор є універсальним логічним елементом.

Для цього розглянемо логічну функцію, що реалізовується мультиплексором на чотири канали, зображеному на малюнку 3.

Малюнок 3 - Мультіплексор на чотири канали

Запишемо рівняння мультиплексора

або.

Покажемо, що будь-яка тримісна функція f() може бути реалізована цим мультиплексором. Використовуючи метод функціональної декомпозиції (теорему Шеннона), функцію f() представимо у вигляді.

Застосовуючи до отриманого вираження ще раз теорему Шеннона, будемо мати.

Зіставимо тепер фрагменти отриманого рівняння функції із змінними, що є аргументами функції, що реалізовується мультиплексором на чотири канали, т. е.:,.

Наочно видно, що ці рівняння подібні. Для повної тотожності їх приймемо, і тоді повинне бути

Розглянемо перший доданок функції f(). Воно може відповідати двом точкам гиперкуба,, т. до. може приймати значення 0 або 1:

При цьому можливі наступні чотири пари значень функції f() в залежності від того, які значення може приймати і сама функція (пригадаємо сингулярну функцію), т. е.:

Тоді для кожної пари будемо мати:

для першої пари f(0,0,)=0, тому =0;

для другої пари f(0,0,)=, тому =;

для третьої пари f(0,0,)=, тому =;

для четвертої пари f(0,0,)=1, тому =1.

Таким чином, для реалізації булевой функції трьох змінних на мультиплексоре 4х1 необхідно дві змінні заданих функції, наприклад x1и x2, подати на адресні входи А1і А2, а третю змінну x3подать тим або інакшим способом на інформаційні входи D0, D1, D2, D3мультиплексора.

Щоб добре розібратися в способах реалізації булевих функцій на мультиплексорах, розглянемо декілька прикладів.

Приклад 1. Розберемо спочатку елементарну задачу. Нехай потрібно реалізувати на мультиплексоре 8х1 функцію.

Рішення. Зобразимо цю функцію у вигляді таблиці істинності (таблиця 1), в якої змінні х1, х2, х3уравнения замінимо адресними входами А1, А2, А3.

З цієї таблиці слідує, що відповідно до кодів адресних входів на інформаційні входи D0- D7необходимо подавати тільки логічні 0 і 1 згідно із значеннями заданої функції F, а саме, на входи D0, D2, D3, D6, D7нужно подати високий потенціал (“1”), а на входи D1,

Таблиця 1 - Таблиця істинності

N(D i )

А 1 (х 1 )

А 2 (х 2 )

А 3 (х 3 )

F

D i

0

0

0

0

1

1

1

0

0

1

0

0

2

0

1

0

1

1

3

0

1

1

1

1

4

1

0

0

0

0

5

1

0

1

0

0

6

1

1

0

1

1

7

1

1

1

1

1

D4, D5- низький (“0”), т. е. заземлити. Для того, щоб мультиплексор працював, вхід “ строб” (S) також треба заземлити. Схема реалізації показана на малюнку 4.

Малюнок 4 - Схема реалізації прикладу 1

Приклад 2. Реалізувати на мультиплексоре 4х1 функцію.

Рішення.

1 етап. Виберемо мультиплексор типу К155КП2 (малюнок 5), таблиця функціонування для однієї половинки якого має вигляд (таблиця 2).

Згідно з таблицею істинності мікросхеми К155КП2 маємо, що відповідає інформаційному входу D0; - D1; - D2; -D3.

Таблиця 2 - Таблиця істинності К155КП2

Входи

Вихід

1S

А 1

А 2

D 0

D 1

D 2

D 3

F i

0

0

0

0

1

0

0

1

1

х

0

1

0

1

х

1

0

0

0

х

0

1

0

0

х

0

0

1

0

х

0

0

0

1

х

1

1

1

1

0

Малюнок 5 - Мультіплексор К155КП2

2 етап. Будуємо таблицю істинності заданої функції і аналізуємо її відповідно до даних, що є (таблиця 3).

Визначаємо інформаційні входи D0- D3в відповідності з кодами керуючих сигналів A1A2(таблиця 2).

Визначаємо функції збудження інформаційних каналів мультиплексора, т. е. які сигнали і на які входи треба подати, враховуючи, що х1и х2подани на A1и A2соответственно.

Таблиця 3 - Суміщена

А 1

А 2

х 3

F

D i

N

0

0

0

0

0

1

0

1

х 3

0

1

D 0

0

0

1

1

0

1

1

0

2

3

D 1

1

1

0

0

0

1

1

0

4

5

D 2

1

1

1

1

0

1

0

0

0

6

7

D 3

Малюнок 6 - Схема реалізації прикладу 2

Для цього розглянемо рядки 0 і 1 таблиці істинності функції (таблиця 3). Маємо

Оскільки х3в цих рядках повторює значення функції F, то =.

З 2-й і 3-й рядка таблиці слідує

Оскільки х3в цих рядках є інверсією функції F, то слідує, що =.

З 4-й і 5-й рядка слідує, що

Звідси =.

З останніх двох рядків очевидно, що D3=0.

3 Етап. Будуємо принципову схему, яка показана на малюнку 6.

Наявність в мультиплексоре стробуючого входу дозволяє, як була сказане вище, значно розширити його логічні можливості. Для ілюстрації цього положення розглянемо рівняння мультиплексоров 4х1 і 8х1: .

Як видно із зіставлення цих рівнянь, вираження в дужках рівняння для мультиплексора 8х1, є рівняннями, аналогічними рівнянню мультиплексора 4х1. Мультиплексор 8х1 може реалізувати будь-яку булеву функцію чотирьох змінних з мінімальним числом зовнішніх елементів, що неможливо здійснити на одному мультиплексоре 4х1. Але, використовуючи два мультиплексора 4х1 зі стробуючими входами, операцію реалізації функції чотирьох змінних легко можна здійснити, подаючи на входи S змінну A3со своїми значеннями, заданими в функції. Цей сигнал буде навперемінно підключати в роботу першу або другу мультиплексор.

Аналогічно можна отримати і наступні зв'язки між мультиплексорами

Відмітимо, що при числі змінних більше трьох, потрібно користуватися не таблицями істинності через їх громоздкости, а картами Карно.

3 Опис лабораторного пристрою

На лицьовій панелі лабораторного макета показані два мультиплексора типу К155КП2 і набори логічних елементів. Є гнізда з високими і низькими рівнями напруження, що імітують сигнали логічної одиниці і логічного нуля. Комутація схеми проводиться за допомогою набору з'єднувальних проводів.

4 Програма роботи

По заданому варіанту синтезувати і накреслити схему, реалізуючий задану булеву функцію за допомогою одного або (і) двох мультиплексоров. До набору схеми на макеті показати розрахунки викладачу.

5 Зміст роботи

Звіт повинен містити:

5.1 завдання згідно з виданим варіантом;

5.2 докладний синтез схеми;

5.3 принципові схеми по кожній заданій функції.

6 Контрольні питання

6.1 Чим відрізняється мультиплексор від дешифратора?

6.2 Які функції може виконувати стробуючий вхід?

6.3 Напишіть рівняння мультиплексора 16x1 для реалізації його на мультиплексорах 8x1.

6.4 Опишіть роботу демультиплексора.

Список літератури

1. Шило В. Л. Популярние цифрові микросхеми.- Челябінськ.: Металургія, 1989.

2. Алексенко А. Г., Шагурін И. И. Мікросхемотехника. - М.: Радіо і зв'язок, 1990.

3. Скаржепа В. А., Луценко А. Н. Електроника і микросхемотехника.- Київ.: Вища школа, 1989.

4. Застосування інтегральних мікросхем в електронній обчислювальній техніці / Під ред. Б. В. Тарабрина.- М.: Радіо і зв'язок, 1987.

5. Зельдин Е. А. Цифровие інтегральні мікросхеми в інформаційно-вимірювальної аппаратуре.- Л.: Енергоатомиздат, 1986.

6. Голдсуорт Б. Проєктірованіє цифрових логічних пристроїв. - М.: Машинобудування, 1985.

ЛАБОРАТОРНА РОБОТА 6

ДОСЛІДЖЕННЯ ТАЙМЕРА

1 Мета роботи

Мета даної роботи складається в ознайомленні з параметрами таймера КР1006ВІ1, принципом його роботи і схемотехническими рішеннями при побудові таймерів заданих типів, а також в придбанні практичних навиків розрахунків таймерів, вивченні принципової схеми класичного (базового) таймера і тимчасових діаграм його роботи.

2 Теорія питання

2.1 Загальні відомості

Напівпровідникові таймери - це відносно новий вигляд функціонального елемента в мікроелектроніці.

Уперше таймер (NE 555) був випущений фірмою Signetics Corporation в 1972 році. Поява вітчизняного аналога таймера КР1006ВІ1 дала можливість використати його для проектування більшості схем установки часу, при цьому використовується лише декілька зовнішніх елементів і, таким чином, істотно спрощується проектування. Таймер КР1006ВІ1 з такими достоїнствами, як простота, універсальність і економічність, швидко набув широку популярності, порівнянну з популярністю операційних підсилювачів.

По функціональному складу внутрішніх вузлів і способу виконання заданої функції таймери не є повністю аналоговими або цифровими ИС.

Сучасні таймери нарівні з компараторами напруження, які відносять до аналоговим ИС, містять вузли, що виконують цифрові функції - логічні вентилі, тригери лічильники і інш. Компаратори в таймерах забезпечують підвищення чутливості цифрових структур від одиниць вольт до часткою милливольта до змін вхідних напружень. Таким чином, основні функції в таймерах виконують цифрові вузли, точність же формування часу визначається насамперед компараторами напруження.

2.2 Призначення таймерів

В цифрових схемах часто потрібно джерело імпульсів з точно певною тривалістю. Звичайно необхідні:

1) Одиночний імпульс із заданою тривалістю;

2) Безперервна послідовність імпульсів із заданими:

а) частотою;

б) коефіцієнтом заповнення або скважностью.

Першій вимозі задовольняє моностабильная схема, а другому - астабильная. Таймер може працювати в обох режимах, а для завдання його робочих параметрів потрібно дуже мало зовнішніх елементів.

Таймери також використовуються для синхронізації і для різних видів імпульсної модуляції.

Таймери можуть бути класифіковані по двох основних категоріях:

1) Однотактние таймери типу одновибраторов;

2) Многотактние таймери або таймери / лічильники.

Однотактние таймери оперують зарядом джерела времязадающего струму, тоді як таймери / лічильники суміщають генератор базового часу з каскадом лічильника для отримання тривалих затримок.

2.3 Функціональна схема таймера

Спрощений внутрішній пристрій таймера КР1006ВІ1 приведено на малюнку 1. а, умовне його позначення показане на малюнку 1. би, а принципова схема - на малюнку 2.

Ця мікросхема складається з двох операційних підсилювачів, що використовуються як компараторов К1 і К2, RS - тригера, дільника напруження що складається з трьох резисторів R1 - R3 по 5кОм кожний. Крім того передбачений інвертуючий вихідний каскад, що забезпечує досить високу навантажувальну здатність. Для швидкого розряду зовнішнього времязадающего конденсатора є транзисторний ключ Т11, а для скидання таймера використовується блокуючий транзистор Т10

а) Функціональна схема

б) Умовне позначення

Малюнок 1 - Функціональна схема таймера КР1006ВІ1

і умовне його позначення

Напруження від дільника U1=1/3Uг подається на неинвертирующий вхід компаратора запуску (К1), а напруження U2=2/3Uп - на інвертуючий вхід компаратора скидання (К2). У процесі роботи компаратори виконують функцію управління таймером, зокрема, тригером.

Тригер формує імпульси прямокутної форми і, в свою чергу, управляє роботою розрядного транзистора Т11.

Компаратор К1 в процесі управління тригером. а отже, і таймером, володіє пріоритетом перед компаратором К2. Це означає, що у випадку, коли на вхід компаратора К1 подане напруження запуску (Uвх11), то незалежно від рівня напруження на вході компаратора К2 (Uвх22, Uвх2 > U2) тригер встановлюється в стан, відповідний стану запуску таймера.

Транзистор Т10 служить для блокування роботи таймера. На емітер цього транзистора подається напруження Uоп, що формується внутрішніми елементами таймера.

Розглянемо призначення виведення.

Висновок 1 - загальний (земля )

Висновок 8 - на цей висновок подається напруження живлення (4,5-16 Вольт). Приріст споживаного таймером струму на 1 Вольт зміни джерела живлення становить 0,007 Ампер.

Висновок 2 - через нього здійснюється запуск таймера, цей ланцюг звичайно називають тригерним входом. По відношенню до виходу цей вхід є таким, що інвертує. У астабильном режимі він сполучається з висновком 6.

Висновок 3 - він є низкоомним виходом таймера.

Висновок 4 - через нього здійснюється скидання таймера, т. е. він служить для встановлення на його виході низького напруження незалежно від напруження на висновках 2 і 6. Якщо напруження на цьому висновку U41 Вольт ланцюг скидання таймера вимкнена і не впливає на його роботу. Якщо в процесі роботи таймера немає необхідності його переривати, то висновок 4 з'єднують з висновком 8, як показано на малюнку 1. би.

Висновок 5 - через нього здійснюється доступ до входів внутрішніх компараторов, на які подані порогові напруження. Щоб уникнути впливу зовнішніх перешкод і пульсацій напруження живлення на точність роботи таймера, рекомендується шунтувати висновок 5 конденсатором, ємністю біля 0,01 микроФарад.

Висновок 6 - при високому напруженні на висновку 2 ( > 1/3 Uп) станом виходу таймера можна управляти за допомогою компаратора К2 по цьому висновку, званому пороговим входом таймера. У моностабильном режимі цей висновок звичайно з'єднують з висновком 7.

Висновок 7 - він є допоміжним високоомним виходом, який являє собою відкритий колектор транзистора Т11. Цей висновок звичайно використовується для організації ланцюгів зворотного зв'язку з виходу на входи (висновки 2 і 6) таймера.

2.4 Внутрішня структура таймера

Розглянемо принципову схему таймера КР1006 ВИ1, показану на малюнку 2.

Резисторная ланцюжок дільника, який визначає порогові значення напруження, включає в себе пятикилоомние резистори R7, R8и R9и транзистори зміщення TV9 і TV15 верхнього К2 і нижнього К1 компараторов відповідно. Транзистори TV1 - TV8 складають верхню компаратор. Транзистори TV1 - TV4 використовуються як основне навантаження для збільшення коефіцієнта посилення компаратора. Вхідні диференціальні каскади зібрані на транзисторах по схемі Дарлінгтона, що використовуються в розробці компаратора, забезпечують високий вхідний опір і низький вхідний струм, що допускає широкий діапазон значень зовнішнього времязадающего резистора, що використовується для конкретного застосування.

Два виходи компараторов, взяті від колекторів транзисторів TV2, TV12 і TV13, живлять керуючий тригер, який складається з TV17 і TV18. Транзистори TV5 і TV19 є транзисторами зміщення для нижнього компаратора і тригера.

Вихідний каскад таймера - це універсальна двотактна схема, що складається з транзисторів TV20 - TV23. Вона може бути джерелом або приймачем струму в 200 миллиАмпер при напруженні живлення 15 Вольт і може управляти входами ТТЛ - кристалів з живленням 5 Вольт.

Роботу схеми можна пояснити таким чином. Запускаючий вхідний імпульс, величина якого нижче, ніж 1/3 Uп, що поступив на базу транзистора TV12 (висновок 2), відмикає транзистори TV12 і TV13 і викликає позитивний перепад на виході компаратора на резисторі R6. Це є причиною відімкнення транзистора TV16, зухвалого зниження потенціалу на його колекторі, що встановлює фіксацію тригера шляхом замкнення транзистора TV17 і відкривання TV18, які потім ведуть до пониження потенціалу колектора транзистора TV18 і, отже, до пониження напруження на виході тригера. Для такого стану тригера транзистор TV20 і розряджаючий транзистор TV11 будуть вимкнені і вихід (висновок 3) буде мати високий потенціал. Цей встановлений стан фіксації залишиться доти, поки схема не буде знову повернена в початковий стан.

Малюнок 2 - Принципова схема таймера КР1006ВІ1

Коли напруження на висновку 6 досягне верхнього порогового напруження 2/3Uп, потенціал на виході TV2 підвищується і включається транзистор TV17. Транзистор TV17 знімає живлення з бази TV18 і, отже, замикає його і відбувається перекидання тригера. Альтернативний спосіб переброса тригера проводиться подачею низького рівня напруження на вхід скидання (вивод4), який сполучений з базою транзистора TV10. Це дозволяє відкрити TV10, який в свою чергу замикає транзистор TV18 шляхом усунення живлення його бази і змінює на зворотне зміщення діода Д1. Незалежно від методу, що використовується знову встановлений стан вимикає транзистор TV18 і замикає TV20. При цьому високому виході тригера розряджаючий транзистор TV11 і вихідний токоприемний транзистор TV23 виявляються відкритими, а вихід знаходиться в своєму низькому стані, який визначається величиною напруження колектор - емітер в режимі насичення транзистора TV23.

Таким чином, відмітимо особливості управління вихідним напруженням таймера за допомогою сигналів, що подаються на входи компараторов К1 і К2:

1) Напруження високого рівня на виході таймера встановлюється тільки в тому випадку, коли на вхід К1 подається напруження низького рівня Uк11(незалежно від рівня напруження на вході К2). Після установки на виході напруження високого рівня будь-яка зміна Uк1не приводить до зміни стану вихідного каскаду, якщо Uк22.

2) Напруження низького рівня на виході таймера встановлюється тільки в тому випадку, коли на вхід К2 подається напруження високого рівня Uк2 > U2, а Uк1 > U1. Після цього будь-яка зміна Uк2не приводить до зміни стану вихідного каскаду, якщо Uк1 > U1.

Оскільки резистори R1=R2=R3=5кОм, порогові напруження пов'язані між собою співвідношенням U1=0.5U2.

Значення напружень Uвх1и Uвх2на входах компараторов К1 і К2 в моменти запуску і скидання таймера повинні задовольняти умовам, приведеним в таблиці 1, де U1 - напруження спрацювання компаратора К1; U2 - напруження спрацювання компаратора К2. У цій же таблиці представлені рівні напруження на виході таймера і стан транзистора Т11.

Таблиця 1 - Режими роботи таймера

В процесі роботи таймера напруження на входах його компараторов можуть приймати одночасно значення Uвх1 > U1и Uвх22.

При такому поєднанні напружень зберігається попередній стан таймера, який встановився або після його запуску, або його скидання.

Якщо в процесі роботи таймера на вхід блокування подати напруження низького рівня (логічний нуль), то таймер переходить в пасивний режим.

2.5 Робота таймера в моностабильном режимі

Розглянемо роботу таймера, включеного по схемі одновибратора, зображеного на малюнку 3 і на малюнку 4.

Малюнок 3 - Функціональна схема одновибратора

Малюнок 4 - Спрощений Малюнок 5 - Тимчасові діаграми

схема одновибратора

В початковому стані тригер знаходиться в режимі скидання, на його виході підтримується напруження низького рівня, розрядний транзистор відкритий і, отже, конденсатор З розряджений.

При надходженні на вхід таймера (вивод2) запускаючого імпульсу негативної полярності спрацьовує компаратор К1 (коли Uзап1) і відбувається запуск таймера.

У результаті на виході таймера (висновок 3) встановлюється напруження високого рівня (логічна одиниця) і розрядний транзистор VT11 закривається. Після цього починається заряд конденсатора З струмом, що протікає від джерела +Uп через резистор R. В момент коли зростаюче напруження на конденсаторі стає рівним пороговому напруженню U2, спрацьовує компаратор К2 і відбувається скидання таймера.

На виході одновибратора встановлюється напруження низького рівня (логічний нуль) і транзистор Т11 відкривається. Конденсатор З швидко розряджається через транзистор Т11 і схема повертається в початковий стійкий стан (в режим очікування), чекаючи приходу наступного запускаючого імпульсу.

Таким чином, в процесі заряду времязадающего конденсатора З на виході одновибратора формується імпульс тривалістю

t=RCln(Uп - Uост)[/(Uп - U2)],

де Uост - залишкове напруження на колекторі насиченого транзистора Т11. Тимчасові диаграми показані на малюнку 5.

Час протягом якого на виході таймера зберігається високий рівень напруження, рівний Uп, можна вивести відносно простим шляхом.

Загальне вираження напруження на конденсаторі З експонентно наростаюче від приблизно нульового потенціалу до живильного напруження Uп, має вигляд:

Uc(t) = U (1 - е- t/),

де= RC - постійна часу ланцюга RC.

Оскільки хронирующий період (т. е. заряд конденсатора ) закінчується, коли напруження на конденсаторі досягає значення U2= 2/3Uп, рівняння для такої умови приймає вигляд.

Uc = 2/3Uп = Uп (1 - е- t/);

Вирішивши це рівняння для t, отримаємо

t = 1,0986 RC,

або t = 1,1 RС.

Це рівняння є основним рівнянням для хронирующего часу таймера КР1006ВІ1, працюючого як моностабильного таймер.

Відмітимо, що рекомендована ширина запускаючого імпульсу повинна задовольняти умові

tзап

При розрахунку RC - ланцюги одновибратора потрібно враховувати, що низький рівень напруження запуску не повинен зберігатися довше за час 1,1 RC. Порушення цієї умови приводить до того, що через час tзаптаймер почне генерувати імпульси довільної форми.

Це пояснюється тим, що компаратори таймера не равносильни по своєму впливу на RS - тригер. Компаратор К1, керований по висновку 2, володіє, як було сказано вище, пріоритетом при встановленні стану тригера.

Якщо необхідно управляти одновибратором за допомогою імпульсів тривалістю tзап > 1,1RC, то їх потрібно подавати через диференціюючий R1C1- ланцюг. Діод Д1, показаний на малюнку 3, обмежує напруження на виведенні 2 на рівні Uп + Uд.

Якщо на висновок 5 подати регулююче напруження, то схема стає чекаючим мультивібратором з регульованою тривалістю імпульсу.

Залежність тривалості імпульсу від регулюючого напруження Uрег має вигляд

t = RC ln(Uп - Uост)[/(Uп - Uрег)];

2.6 Робота таймера в астабильном режимі

Розглянемо принцип роботи таймера в режимі мультивібратора, схема якого показана на малюнку 6.

Малюнок 6 - Схема мультивібратора

Формування на виході схеми послідовності імпульсів відбувається внаслідок заряду і розряду времязадающего конденсатора С. Переключеніє ланцюга RC здійснюють компаратори К1 і К2. Таймер завжди знаходиться в робочому режимі.

При підключенні схеми до джерела живлення конденсатор З починає заряджатися по ланцюгу R1C1от сталого значення нижнього порогового рівня напруження U1до верхнього порогового рівня напруження U2, прагнучи в межі зарядитися до максимального значення вихідного напруження Umax (рівного Uп), а розряджається від рівня напруження U2до рівня напруження U1, прагнучи розрядитися до мінімального значення вихідного напруження Umin.

Іншими словами, коли напруження на вході "ПОРІГ" (висновок 6) перевищить дві третини напруження живлення, стан на вході верхнього компаратора К2 зміниться і на виході тригера з'явиться напруження високого рівня (логічна одиниця), яке відкриє транзистор VT11. Через наявність інвертуючого підсилювача на "ВИХОДІ" (висновок 3) формується напруження логічного нуля.

Малюнок 7 - Тимчасові діаграми

Тепер конденсатор З буде розряджатися струмом, який буде протікати через резистор R2 і транзистор VT11. Через деякий час напруження на вході "ЗАПУСК" (висновок 2) поменшає до однієї третини напруження джерела живлення і компаратор К1 змінить свій стан, повернувши тригер в початковий стан (одиничне). На виході Q з'явиться напруження низького рівня, транзистор VT11 відкриється і на виході таймера (вивод3) з'явиться напруження високого рівня (логічна одиниця). Таким чином, весь цикл роботи таймера повторюється безперервно.

Тривалість імпульсів, що формуються при заряді (tз) і розряді (tр) конденсатора визначаються виразами:

tз=(R1+R2)З ln(Umax - U1)[/(Umax - U2)];

tp=R2C ln(U2- Umin)[/(U1- Umin)].

Вираження для tз і tp можна отримати таким чином.

Напруження на ємності зростає експонентно від 1/3Uп до 2/3Uп і визначається рівнянням

Uc(t)=1/3Uп + 2/3Uп (1 - е- tз/),

де =(R1+R2) Тоді

Uc=2/3Uп=1/3Uп+2/3Uп (1 - e-t/(R1+R2)(З)).

Звідси tз=0,693(R1+R2)З = 0,7 (R1+R2)

Підставивши замість Uc=1/3Uп отримаємо

Uc=1/3Uп=2/3Uп е- tp/R2C.

Таким чином, будемо мати

tp=0,693 R2C = 0,7 R2C.

Тоді період коливань мультивібратора буде рівний

Т=tз+tр=0,7(2R2C+R1C).

Звідси легко визначити частоту автоколебаний таймера в цьому режимі, а також скважность і коефіцієнт форми (Кф = tвкл/tвикл ).

На малюнку 7 показана тимчасова діаграма роботи мультивібратора. Після включення живлення Uп конденсатор З заряджається від 0 до 2/3Uп за час t0=1,1(R1+R2)C. Напряженіє на виході таймера протягом цього часу одинаково Uп. У момент t0, коли напруження на З досягне величини 2/3Uп, потенціал висновків 3 і 7 падає до нуля і конденсатор З починає розряджатися від 2/3 до 1/3Uп. Час t0определяет тривалість виходу таймера на періодичний робочий режим роботи, після чого формуються однакові сигнали, що повторюються.

Період автоколебаний можна регулювати змінюючи порогові напруження U1и U2. Для цього можна висновками 5 і 8 або 5 і 1 таймери необхідно включити регулювальний резистор. При цьому для забезпечення симетрії імпульсів, що генеруються мультивібратором повинна бути виконане умова

(Umax - U1)/(Umax - U2)=(U2- Umin)/(U1- Umin);

Якщо ємність конденсатора З змінювати від 1000 пФ до 10 мкФ, опори резисторів (R1+R2) від 1 до 1000кОм, тривалість імпульсів tз і tp буде змінюватися від часткою мікросекунд до одиниць секунд, а частота коливань, що генеруються відповідно від одиниць МГц до часткою Гц.

3 Опис лабораторної установки

На малюнку 8 показана передня панель лабораторного макета і показано умовне зображення таймера КР 1006ВИ1 з всіма висновками, набір резисторів R1 - R6 і ємностей С1 - С3, які є времязадающими елементами, а також світлодіод на виході таймера.

Малюнок 8 - Передня панель лабораторного макета

Номінали резисторів і ємностей:

R1=680кОм; R2=68кОм; R3=6,8кОм; R4=2кОм; R5=10кОм; R6=47кОм;

С1=1мкФ; С2=0,25мкФ; С3=0,15мкФ; Сш=0,01мкФ.

Світлодіод АЛ307Б призначений для індикації виходу таймера. У корпусі макета є вбудований генератор прямокутних імпульсів.

4 Програма роботи

4.1 По вказаному варіанту розрахувати параметри схеми одновибратора і мультивібратора і дослідити їх.

4.2 Зняти осцилограмми напружень.

4.3 Побудувати номограмму для інженерного розрахунку вказаних схем і перевірити її.

4.4 Визначити погрішність, яку дає таймер, розрахований по номограмме.

4.5 Ознайомитися з основними параметрами таймера, приведеннними в додатку В.

5 Зміст звіту

Звіт повинен містити

5.1 Розрахунки схеми таймера в моностабильном і астабильном режимах роботи.

5.2 Схеми одновибратора і мультивібратора.

5.3 Тимчасові діаграми.

5.4 Складену власну номограмму.

5.5 Значення коефіцієнта форма і коефіцієнта заповнення (скважности) імпульсів.

5.6 Повне виведення основних для таймера.

6 Контрольні питання

6.1 Показати на принциповій схемі таймера компаратори напруження, тригггерное пристрій, дільники напруження, инвертор, розрядний ключ.

6.2 Як отримати різну скважности імпульсних сигналів на виході таймера для обох режимів його роботи?

6.3 Як скоротити час роботи виходу таймера на робочий режим в астабильной схемі?

6.4 Якими способами можна зменшити погрішність таймера?

6.5 Довести справедливість формул

t=1,1RC (одновибратор )

Т=0,7R2C (мультивібратор)

6.6 На принциповій схемі покажіть опорне напруження, що поступає на транзистор скидання.

6.7 Що треба зробити, щоб збільшити або зменшити амплітуду вихідного напруження, при Uп=const?

Список літератури

1. Коломбет Е. А. Таймери. - М.: Радіо і зв'язок, 1983.

2. Горошків Б. І. Елементи радіоелектронних пристроїв. - М.: Радіо і зв'язок, 1988.

3. Токхейм Р. Основи цифрової техніки. - М.: Мир, 1988.

4. Тули М. Справочноє допомога по цифровій електроніці. - М.: Енергоатомиздат, 1990.

Додаток В

Основні параметри мкросхеми КР1006ВИ1

1. Напруження живлення 4,5 - 16,5 В

2. Максимальний впадаючий і

витікаючий струм навантаження 100мА

3. Активний рівень блокованого входу

4. Споживаний струм при Uп = 15В

5. Споживаний струм при Uп=5 В 3 мА

6. Тривалість позитивного

і негативного фронтів вихідного імпульсу

7. Вихідний опір 10 Ом

8. Потужність (Uп = 15 В), що Розсівається 600 мВт

9. Максимальне напруження висновків 2,4,6,7 0 - 16,5 В

10. Час затримки

11. Температурна стабільність тривалості 0,005%/з

12. Залежність тривалості від Uп 0,05%/В

13. Початкова погрішність 1%

14. Технологія виготовлення біполярна

7

Завдання 1

Мінімізувати наступні логічні неповністю певні функції і скласти принципові схеми їх реалізації (в базисі І - НЕ).

Варіант

Приймають значення, рівні 1 на наборах

Приймають значення, рівну 0 на наборах

3

15, 19, 23, 31

0, 11, 22, 27

7

6, 12, 15, 30

3, 14, 19, 31

Варіант 3

0

*

*

*

*

*

*

*

*

*

*

*

*

*

*

*

*

*

1

0

0

1

*

*

*

*

*

*

1

1

0

*

Варіант 7

*

*

*

*

*

*

*

*

*

1

*

*

*

*

*

*

*

0

1

*

*

0

1

*

*

1

*

0

0

*

*

*

Завдання 2

Мінімізувати наступні повністю певні логічні функції, що приймають значення, рівну 1 на вказаних наборах і скласти принципові схеми для їх реалізації (базис І - НЕ)

Варіант

Приймають значення, рівну 1 на наборах

3

3, 6, 7, 14, 15, 19, 23, 30, 31

7

16, 18, 20, 21, 22, 26, 27, 28, 29

Варіант 3

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

1

0

0

1

1

1

1

1

0

0

Варіант 7

0

0

0

0

0

1

1

1

0

0

0

0

0

1

1

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

1

1

Завдання 3

Мінімізувати наступні повністю певні логічні функції, що приймають значення, рівну 0 на вказаних наборах і скласти принципові схеми для їх реалізації (базис АБО - НЕ).

Варіант

Приймають значення, рівну 0 на наборах

3

3, 11, 15, 31

7

1, 9, 25, 27, 28, 29

Варіант 3

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

1

0

1

1

1

1

1

0

1

1

1

1

Варіант 7

1

1

1

0

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

Завдання 4

Мінімізувати схему вибору чисел з 5-розрядного лічильника і скласти принципову схему для реалізації (на виході схеми вибору повинна з'явитися 1 при подачі на вхід будь-якого з вибираних чисел). Базис АБО - НЕ.

Варіант

Умови вибору

3

Всіх чисел М > 8

7

Всіх чисел 20 > М > 27

0

0

0

0

0

0

0

1

1

0

0

0

0

1

0

1

2

0

0

0

1

0

0

1

3

0

0

0

1

1

0

1

4

0

0

1

0

0

0

1

5

0

0

1

0

1

0

1

6

0

0

1

1

0

0

1

7

0

0

1

1

1

0

1

8

0

1

0

0

0

0

1

9

0

1

0

0

1

1

1

10

0

1

0

1

0

1

1

11

0

1

0

1

1

1

1

12

0

1

1

0

0

1

1

13

0

1

1

0

1

1

1

14

0

1

1

1

0

1

1

15

0

1

1

1

1

1

1

16

1

0

0

0

0

1

1

17

1

0

0

0

1

1

1

18

1

0

0

1

0

1

1

19

1

0

0

1

1

1

1

20

1

0

1

0

0

1

0

21

1

0

1

0

1

1

0

22

1

0

1

1

0

1

0

23

1

0

1

1

1

1

0

24

1

1

0

0

0

1

0

25

1

1

0

0

1

1

0

26

1

1

0

1

0

1

0

27

1

1

0

1

1

1

0

28

1

1

1

0

0

1

1

29

1

1

1

0

1

1

1

30

1

1

1

1

0

1

1

31

1

1

1

1

1

1

1

Варіант 3

0

0

0

0

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

Варіант 7

1

1

1

1

1

0

0

1

1

1

1

1

0

1

1

0

1

1

1

1

0

1

1

0

1

1

1

1

1

0

0

1

Завдання 5

Мінімізувати системи функцій, що описують перетворювачі одного коду в іншій.

Варіант

Перетворювач кодів

3

Двійковий код - код 4221

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

1

2

0

0

1

0

0

0

1

0

3

0

0

1

1

0

0

1

1

4

0

1

0

0

0

1

1

0

5

0

1

0

1

0

1

1

1

6

0

1

1

0

1

0

1

0

7

0

1

1

1

1

0

1

1

8

1

0

0

0

1

1

0

1

9

1

0

0

1

1

1

1

1

0

0

0

0

1

*

*

1

*

*

*

*

0

1

1

0

0

1

1

0

1

*

*

1

*

*

*

*

0

0

0

0

0

1

1

0

0

*

*

1

*

*

*

*

1

1

1

1

0

0

1

1

1

*

*

1

*

*

*

*

0

0

1

1

Завдання 6

Побудувати схему порогового елемента на До входів (вихідний сигнал рівний 1, якщо сумарне число одиниць на входах не менше, ніж значення порога Р) при різних вагових коефіцієнтах входів, вказаних в завданні.

Варіант

До

Р

3

4

3

1

1

1

1

1

0

0

0

0

0

0

0

1

0

0

0

1

1

0

2

0

0

1

0

1

0

3

0

0

1

1

2

0

4

0

1

0

0

1

0

5

0

1

0

1

2

0

6

0

1

1

0

2

0

7

0

1

1

1

3

1

8

1

0

0

0

1

0

9

1

0

0

1

2

0

10

1

0

1

0

2

0

11

1

0

1

1

3

1

12

1

1

0

0

2

0

13

1

1

0

1

3

1

14

1

1

1

0

3

1

15

1

1

1

1

4

1

0

0

0

0

0

0

1

0

0

1

1

1

0

0

1

0

Завдання 8

Побудувати мажоритарний елемент на 5 входів.

0

0

0

0

0

0

0

1

0

0

0

0

1

0

2

0

0

0

1

0

0

3

0

0

0

1

1

0

4

0

0

1

0

0

0

5

0

0

1

0

1

0

6

0

0

1

1

0

0

7

0

0

1

1

1

1

8

0

1

0

0

0

0

9

0

1

0

0

1

0

10

0

1

0

1

0

0

11

0

1

0

1

1

1

12

0

1

1

0

0

0

13

0

1

1

0

1

1

14

0

1

1

1

0

1

15

0

1

1

1

1

1

16

1

0

0

0

0

0

17

1

0

0

0

1

0

18

1

0

0

1

0

0

19

1

0

0

1

1

1

20

1

0

1

0

0

0

21

1

0

1

0

1

1

22

1

0

1

1

0

1

23

1

0

1

1

1

1

24

1

1

0

0

0

0

25

1

1

0

0

1

1

26

1

1

0

1

0

1

27

1

1

0

1

1

1

28

1

1

1

0

0

1

29

1

1

1

0

1

1

30

1

1

1

1

0

1

31

1

1

1

1

1

1

0

0

0

0

0

1

0

0

0

0

1

0

1

1

1

0

0

1

1

1

1

1

1

1

0

0

1

0

1

1

1

0

Завдання 1

Побудувати елементарний послідовний автомат в базисі І - НЕ.

0

0

0

1

1

0

1

1

1

0

0

0

0

0

1

*

0

0

1

1

*

1

0

1

0

1

0

1

0

1

1

0

1

0

1

0

0

1

0

1

1

0

1

1

*

1

1

1

0

0

1

*

1

1

1

0

1

0:

0

1

1

1

1

0

0

0

Рівняння в базисі І - НЕ:

0

1

1

1

1

1

0

0

1

0

1

1

0

1

1

1

0

*

*

0

1

1

1

*

1

1

1

1

*

0

0

Завдання 2

Побудувати елементарний послідовний автомат в базисі АБО - НЕ.

0

0

0

1

1

1

0

1

1

0

0

0

1

0

1

0

0

1

0

1

0

0

1

0

1

0

1

0

1

1

1

0

*

1

0

0

0

*

0

1

0

1

1

0

*

1

1

0

0

*

0

1

1

1

1

0

*:

1

0

1

0

1

0

1

1

Рівняння в базисі АБО - НЕ:

0

0

0

0

1

0

1

1

0

1

1

0

0

0

0

0

*

0

1

0

*

0

0

1

0

*

0

1

0

*

*

Завдання 3

Побудувати елементарний послідовний автомат з трьома входами.

0

0

0

0

0

1

0

1

0

1

0

1

1

0

1

0

0

1

1

0

1

0

1

1

0

1

1

1

0

0

0

0

0

1

*

0

0

0

1

1

*

1

0

0

1

0

1

0

1

0

0

1

1

0

1

0

0

1

0

0

1

0

1

0

1

0

1

1

*

1

0

1

1

0

0

1

*

0

1

1

1

0

1

0

1

0

0

0

1

0

1

1

0

0

1

1

*

1

1

0

1

0

0

1

*

1

0

1

1

0

1

0

1

1

0

0

0

1

*

1

1

0

1

1

*

1

1

1

1

0

1

0

1

1

1

1

1

0

1

0:

0

1

1

1

1

0

1

1

0

1

0

0

1

0

0

0

0

1

1

1

1

1

0

0

1

0

1

1

0

1

1

1

0

*

*

0

1

*

*

1

0

1

1

0

1

1

1

*

1

1

1

1

*

1

1

*

1

0

0

1

*

0

0

Завдання 1

Реалізувати задану функцію на,,. .

Реалізація на.

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

0000

0001

0

0

0

0

0

1

1

0

0

0

0

0

0

1

1

0

0

1

1

0

0

0

1

1

0

1

1

1

0

1

1

1

0

1;

;.

Реалізація на.

Реалізація на.

Завдання 2

Реалізувати функцію на при:

10

11

00

01

0

1

1

1

0

1

0

0

0

1

10

11

00

01

0

1

0

1

0

1

1

0

0

1

10

11

00

01

0

1

1

0

0

1

1

0

0

1

10

11

00

01

0

1

1

0

0

1

1

0

0

1

ХХ Основи булевой алгебри

Хх.1 Основні поняття і визначення

Бульова алгебра (БА) - розділ математичної логіки.

Основним поняттям БА є висловлювання (В). Подвисказиваниемпонимают будь-яка пропозиція, про яке можна однозначно сказати, істинно воно або помилково. Висловлювання поділяється на прості і складні.

ПодпростимВ розуміють одну єдину пропозицію, про яке можна сказати істинно воно або помилково. Наприклад: «Двічі два - п'ять», «Курка - не птах», «Путін - президент РФ».

СложнимВ є пропозиція, що складається з декількох простих пропозицій (простих В), пов'язаних між собою якими небудь логічними зв'язками. Подлогическими связямипонимаются граматичні союзи типу «НЕ», «І», «АБО», «ЯКЩО. .., ТЕ. ..», і т. д.

Подбулевой функцією (БФ) розуміють складне висловлювання. Це така функція, яка приймає лише два значення (0 або 1). БФ завжди кінцева і обозначаетсяf, F. Простие висловлювання, вхідні в БФ, називаютсяпеременнимиилиаргументамії обозначаютсях, у, z,. .. У БА немає лінійних коефіцієнтів, немає ділення, кореня, логарифма і т. д. У БА, як правило, використовується двійкова арифметика, так і те не в повному об'ємі.

Є два типи реалізації БФ: позитивна логіка і негативна логіка. Вположительной логике0 (брехня) відповідає низькому рівню сигналу, а 1 (істина) - високому. Відповідно вотрицательной логіці- навпаки.

БФ однієї змінної називаетсясимвилярнойфункцией. Існують чотири симвилярние функції. Вони приведені в таблиці ХХ.1.

Таблиця ХХ.1Симвілярние БФ

N

0

1

Позначення

Назва

0

0

0

0

Константа нуль

1

0

1

Повторення

2

1

0

Заперечення (інверсія)

3

1

1

1

Константа одиниця

Хх.2 БФ двох змінних

БФ двох змінних називаютсябинарними.

Існує шістнадцять бінарних функцій. Вони приведені в таблиці хх.2.

Таблиця хх.2БФ двох змінних

х

у

F 0

F 1

F 2

F 3

F 4

F 5

F 6

F 7

F 8

F 9

F 10

F 11

F 12

F 13

F 14

F 15

0

0

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

1

0

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

1

1

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

F0=0;F1=;

F2=;F3=;

F4=;F5=;

F6=;F7=;

F8=;F9=;

F10=;F11=;

F12=;F13=;

F14=;F15=1.

З всіх можливих бінарних БФ виділяються нижченаведені основні.

Константа 0-F0.

Константа 1-F15.

Дизъюнкция (функція «АБО», операція «АБО», «АБО», що включає «АБО», з'єднання, логічне складання) - БФ, таблиця істинності (ТИ) якої соответствуетF14в таблиці хх.2. Означається за допомогою знака «+» або «», напримерF=х+у(F=х)(у). Умовне позначення логічного елемента (ЛЕ), реалізуючий дизъюнкцию (дизъюнктора), зображене на малюнку хх.1. а, а його тимчасові діаграми на малюнку хх.2. а.

Конъюнкция (функція «І», операція «І», «І», логічне множення) - БФ, ТИ якої соответствуетF8в таблиці хх.2. Означається так само, як твір в звичайній алгебрі або за допомогою знака «&» («»), напримерF=х&у(F=xy). Умовне позначення ЛЕ, реалізуючий конъюнкцию (конъюнктора), зображене на малюнку хх.1. би, а його тимчасові діаграми на малюнку хх.2. би.

ПРО

Малюнок хх.1Условние позначення ЛЕ:

а) дизъюнктор;

б) конъюнктор;

в) инвертор;

г) повторитель;

д) ЛЕ «»;

е) елемент «АБО - НЕ»;

ж) елемент «І - НЕ»

Малюнок хх.2Временние діаграми роботи ЛЕ:

а) дизъюнктора; б) конъюнктора;

в) елемента «»; г) инвертора

трицание (інверсія) иповторение- БФ, ТИ яких були приведені в таблиці хх.1. Заперечення означається межею, яка ставиться над змінною. Наприклад, заперечення переменнойх, що читається «НЕх», записується у вигляді. Умовне позначення ЛЕ, реалізуючий заперечення (инвертора), зображене на малюнку хх.1. в, а його тимчасові діаграми на малюнку хх.2. м. Умовне позначення ЛЕ, реалізуючий повторення (повторителя), зображене на малюнку хх.1. м.

Складання по модулю два (що виключає «АБО») - БФ, ТИ якої соответствуетF6в таблиці хх.2. Означається за допомогою знака «», напримерF=ху. Умовне позначення ЛЕ, реалізуючий складання по модулю два, зображене на малюнку хх.1. д, а його тимчасові діаграми на малюнку хх.2. в.

Стрілка Пірса (функція «АБО - НЕ») - БФ, ТИ якої соответствуетF1в таблиці хх.2. Означається за допомогою знака «». Умовне позначення ЛЕ, зображено на малюнку хх.1. е.

Штрих Шеффера (функція «І - НЕ») - БФ, ТИ якої соответствуетF7в таблиці хх.2. Означається за допомогою знака «/». Умовне позначення ЛЕ, зображено на малюнку хх.1. же.

Рівнозначність (еквівалентність) - БФ, ТИ якої соответствуетF9в таблиці хх.2. Означається за допомогою знака «» або «~».

Импликация отхку- БФ, ТИ якої соответствуетF11в таблиці хх.2. Означається за допомогою знака «».

Хх.3 Поняття об СДНФ і СКНФ

Діз'юнктівной нормальною формою (ДНФ) називається дизъюнкция елементарних конъюнкций. Поделементарной конъюнкциейпонимаются конъюнкції однієї, двох, трьох і т. д. змінних із запереченням або без..

ДНФ заданої БФ можна записати декількома способами, причому один запис буде відрізнятися від іншої..

Конъюнктивной нормальною формою (КНФ) називається конъюнкция елементарних дизъюнкций..

Довершеної ДНФ (КНФ) називається така ДНФ (КНФ), до складу кожної елементарної конъюнкції (дизъюнкції) якої входятвсе змінні, вхідні в БФ.

Для знаходження СДНФ і СКНФ будь-який БФ існують наступні алгоритми.

Нехай БФ трьох переменнихFзадана таблицею істинності (таблиця хх.3).

Таблиця хх.3ТИ дляF.

х

у

z

F

0

0

0

1

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

Складемо СДНФ дляF:

виділяємо набори змінних, на яких функція рівна 1;

записуємо для цих наборів конъюнкції, при цьому якщо змінна рівна 1, то ця змінна записується без заперечення, якщо ж змінна рівна 0, то така змінна записується із запереченням;

об'єднуємо елементарну конъюнкції знаками дизъюнкций;

отримане вираження буде бути довершеною ДНФ..

Алгоритм знаходження СКНФ:

виділяємо ті набори змінних, на яких функція рівна 0;

з цих наборів змінних складаємо дизъюнкції, враховуючи те, що якщо змінна рівна 0, то вона записується без заперечення, а якщо 1 - із запереченням;

об'єднуємо елементарну дизъюнкції знаками конъюнкций;

отримане вираження є довершеною КНФ..

Рангом функцииназивается найбільше число змінних, вхідних в ДНФ.

Довжиною функцииназивается число елементарних конъюнкций (дизъюнкций) вхідних в цю функцію.

Універсальними БФназиваются такі БФ, за допомогою яких можна описати (представити) будь-яке логічне вираження.

Кратчайшейназивается функція, що має найменший ранг і найменшу довжину.

Хх.4 Основні закони (аксіоми) БА

Бульову алгебру можна застосовувати, знаючи три основні операції: «І», «АБО», «НЕ». Однак корисно знати деяку основну тотожність (тавтології), приведену в таблиці хх.4.

Таблиця хх.4Основние тотожності БА

N

Назва

Формулювання

1

Коммутатівності

(переместительний)

2

Асоціативності

(сочетательний)

3

Дістрібутівності

4

Співвідношення абсорбції

5

Теорема де Моргана

6

Двійчастого заперечення

7

Подвійності

8

Пустої безлічі

9

Універсальної безлічі

10

Склеювання

11

Поглинання

12

Слідство з 3

13

Узагальнений закон Клода- Шеннона

Хх.5 Властивості функції складання по модулю два

В таблиці хх.5 приведені основні властивості функції складання по модулю два.

Таблиця хх.5Свойства функції «»

N

Назва

Формулювання

1

Визначення операції

2

Коммутатівності

3

Асоціативності

4

Дістрібутівності

5

«Закон де Моргана»

6

Співвідношення для

Хх.6 Властивості стрілки Пірса і штриха Шеффера

Основні властивості стрілки Пірса і штриха Шеффера приведені в таблиці хх.6.

Таблиця хх.6 Властивості функцій «» і «/»

N

Назва

Формулювання

1

Визначення функції «  »

2

Визначення функції «/»

3

Коммутатівності

4

«Закон де Моргана»

5

Співвідношення для

Потрібно відмітити, що для обох функцийне справедливизакони асоціативності і дистрибутивности.

Хх.7 Способи визначення равносильности БФ

Існує три методи визначення равносильности БФ:

при допомога ТИ;

за допомогою законів алгебри логіки;

приведенням до СДНФ або СКНФ.

Нехай дані три функції:;;.

Визначимо равносильность даних функцій.

Хх.7.1 Визначення равносильности БФ з допомогою ТИ

Таблиця хх.7ТИ для визначення равносильностиF1, F2, F3

х

у

xy

0

0

1

1

0

0

1

1

1

1

0

1

1

0

0

1

0

1

1

1

1

0

0

1

0

0

0

0

0

0

1

1

0

0

1

0

0

1

1

1

Якщо декілька функцій приймають навсехнаборах одні і ті ж значення, то ці функції равносильни. Отримуємо, чтоF1=F2=F3.

Хх.7.2 Визначення равносильности БФ за допомогою логічних перетворень.

.

Отримали, чтоF1=F2=F3.

Доказ равносильности декількох функцій даним методом є самим складним і вимагає дуже хорошого знання властивостей і законів БФ.

Хх.7.3 Визначення равносильности БФ при допомозі СДНФ

Відразу можна зробити висновок, чтоF1является СДНФ.

Будь-яку БФ, одинаково як і її ДНФ можна представити у вигляді СДНФ...

Отримуємо, чтоF1=F2=F3.

Хх.8 Вираження одних БФ через інші

Логічним елементом (ЛЕ) будемо називати вентиль, що описується який небудь простий БФ. Логічною схемою (ланцюгом, структурою) будемо називати сукупність ЛЕ, сполучених між собою так, що виконується заданий закон функціонування.

Задача синтезу складних логічних схем еквівалентна представленню складних логічних функцій простими функціями, що описують роботу ЛЕ. Одна з проблем синтезу полягає у виборі типів ЛЕ, з яких повинні збиратися логічні схеми. Набір елементів повинен допускати побудову будь-якої як бажано складної структури, т. е. представляти функціонально повну систему операцій.

Однак ясно, що побудова однієї логічної схеми з безлічі ЛЕ різних типів буває недоцільно. У деяких випадках набагато ефективніше логічна структура, складена з однотипних елементів.

БФ, за допомогою яких можна виразити будь-яку іншу БФ носять названиефункционально повних. При проектуванні їх ще називаютбазисом.

З визначень бінарних функцій (таких як «», «», «/» і т. д.) можна помітити, що властивостями базису володіють набори «І - НЕ», «АБО - НЕ», «І - АБО - НЕ». Так ми їх і будемо називати: базис «І - НЕ», базис «АБО - НЕ», базис «І - АБО - НЕ». Але цими наборами не вичерпуються всі можливі функціонально повні системи. Існує також базис «», базис «/», базис «- І - 1» і інші.

Спробуємо виразити через стрілку Пірса і штрих Шеффера основні операції БА.

Дизъюнкциявиражается таким чином:;.

Конъюнкциявиражается як:;.

Хх.9 Закон подвійності

Подвійною формою БФназиваєтся така форма, яка виходить із заданої форми шляхом заміни дизъюнкції на конъюнкцию і конъюнкції на дизъюнкцию. Подвійна форма функцииFобозначаетсяF*. Наприклад, для булевой функції трьох змінних подвійна форма запишеться у вигляді.

Закон подвійності: якщо дві БФ тотожні між собою, то і їх подвійні форми також тотожні.

Потрібно помітити, чтодвойственнуюформу необхідно відрізняти отинверсной.

Хх.10 Функціональна декомпозиция БФ

Будь-яку задану БФ можна представити двома способами:

за допомогою двох складових;

розкладанням на множники.

При цьому використовується метод розкладання БФ по одній, двом і більш змінним.

У першому випадку функція представляється у вигляді.

У другому - у вигляді.