Реферати

Реферат: Логічні елементи і їх електронні аналоги

Розробка нового підприємства суспільного харчування. Розрахунок і обґрунтування потужності підприємства. Складання виробничої програми проектованого підприємства. Аналіз структури загальнодоступної мережі. Визначення кількості блюд для розрахункового меню кафі. Виробнича програма доготовочного цеху.

Ушкодження і неправильні режими ліній електропередач. Опис ліній електропередач як основної частини електричної системи. Різновиду неполадок ЛЕП і способи їхнього подолання. Особливості перевантажень межсистемних і внутрісистемних транзитних зв'язків. Умови безаварійної роботи ліній електропередач.

Оцінка техніко-економічних показників електромонтажного підприємства. Зведена таблиця електроустаткування ділянки. Кошторис витрат на електроустаткування і його монтаж. Розрахунок штату електриків ділянки при бригадній формі організації праці. Додаткові витрати на експлуатацію електроустаткування. Показники роботи ділянки.

Кропивниця і набряк Квинке. Атопический дерматит. Кропив'яна лихоманка і набряк Квинке: клінічні форми, епідеміологія, етиология, патогенез. Атопический дерматит: етиология, патогенез, клініка, ускладнення, діагностика, лікування, профілактика. Роль генетичних факторів у розвитку атопического дерматиту.

Прийняття політичних рішень. Політичне рішення: поняття, сутність, класифікація, етапи і стилі прийняття керівниками. Аспекти оптимізації і правове регулювання цього процесу. Прийняття складного політичного рішення на прикладі відставки першого Президента Росії Б. Н. Єльцина.

РЕФЕРАТ

на тему:

Логічні елементи і їх електронні аналоги.

зміст

Введення. ... 3

Логічний елемент .. 5

Логічний елемент АБО. ... 7

Логічний елемент НЕ. ... 8

Логічний елемент І-НЕ. ...12

Логічний елемент АБО-НЕ. ... 14

Література. ... 17

Введення.

Математичною основою цифрової електроніки і обчислювальної техніки є алгебра логіки або булева алгебра (на ім'я англійського математика Джона Буля). У булевой алгебрі незалежні змінні або аргументи (X) приймають тільки два значення: 0 або 1. Залежні змінні або функції (Y) також можуть приймати тільки одне з двох значень: 0 або 1. Функція алгебри логіки (ФАЛ) представляється у вигляді:

Y = F (X1; X2; X3... XN).

Дана форма завдання ФАЛ називається алгебраїчної.

Основними логічними функціями є:

- логічне заперечення (інверсія)

Y =;

- логічне складання (дизьюнкция)

Y = X1+ X2или Y = X1V X2;

- логічне множення (коньюнкция)

Y = X1· X2или Y = X1L X2.

До більш складних функцій алгебри логіки відносяться:

- функція рівнозначності (еквівалентності)

Y = X1· X2+ або Y = X1~ X2;

- функція нерівнозначності (складання по модулю два)

Y = X1· + · X2или Y = X1X2;

- функція Пірса (логічне складання із запереченням)

Y =;

- функція Шеффера (логічне множення із запереченням)

Y =;

Логічний елемент- цей електронний пристрій, реалізуючий одну з логічних операцій. Логічні елементи являють собою електронні пристрої, в яких інформація, що обробляється закодована у вигляді двійкових чисел, що відображаються напруженням (сигналом) високого і низького рівня. Термін «логічні» прийшов в електроніку з алгебри логіки, що оперує із змінними величинами і їх функціями, які можуть приймати тільки два значення: «істинно» або «помилково». Для позначення істинність або помилковість висловлювання використовують відповідно символи 1 або 0. Кожна логічна змінна може приймати тільки одне значення: 1 або 0. Ці двійкові змінні і функції від них називаютсялогическими переменнимиилогическими функціями. Пристрої, реалізуючий логічні функції, називаютсялогическимиилицифровими пристроями. Умовне графічне зображення цифрового пристрою показана на малюнку 1. На входи пристрої подають комбінації двійкових змінних Х1, Х2,. .., Хn, з виходу знімають комбінації двійкових змінних Y1, Y2,. .., Ym. Вихідні і вхідні змінні пов'язані між собою логічною функцією λ.

λ

X1 Y1

X2 Y2

Xn Ym

Рис.1.

Логічні елементи по режиму роботи поділяються на статичні і динамічні. Статичні ЛЕ можуть працювати як в статичному, так і динамічному (імпульсному) режимах. Статичні елементи найбільш широко використовуються в сучасних мікросхемах. Динамічні ЛЕ можуть працювати тільки в імпульсному режимі.

Логічні елементи класифікують також по типу вживаних транзисторів. Найбільше поширення отримали ЛЕ на біполярних і МДП - транзисторах і МДП - транзисторах. Крім того, інтенсивно розробляються ЛЕ на арсенид - галлиевих МЕП і ГМЕП - транзисторах. Для кожного з перерахованих типів ЛЕ існує число схемотехнических і конструктивно - технологічних різновидів.

Логічний елемент І.

+V

Таблиця 1

Функціональна таблиця (таблиця істинності) І

АВQ

0 0 0

0 1 0

1 0 0

1 1 1

Логічна операція І для двох змінних А і В представляється як А∙ У=З, т. е. З=1 тільки в тому випадку, коли А=1 і В=1 (якщо А істинно і В істинно, тоді З істинно). Вона означається точкою між двома змінними А і В, які звичайно називають логічними змінними і відповідно цьому цифрові операції називають логічними операціями. Схема, що здійснює операцію І, називається елементом І. Утвержденіє «істинно» прийнято ототожнювати з станом 1 і протилежне твердження ототожнювати з станом 0 в цифровій схемі. Відповідно до цього таблиця для операції І, що охоплює всі можливі комбінації змінних А і В і відповідної змінної З, показана в таблиці 1. для вхідних і однієї вихідної змінної. Вона називається таблицею істинності або функціональною таблицею. Узагальнити табл. 1. На більше число вхідних змінних. Згідно табл. 1. Вихідна змінна З=1 (т. е. «З істинно» виходить, тільки якщо А і В «істинно». Логічно символ для елемента І і диодная логічна схема І для елемента з двома входами і одним виходом показана на мал. 2, а і 2, би. Блок І забезпечує логічну 1 на виході, тільки якщо логічно представлені всі виходи. Така схема може бути порівнянна з системою послідовно включених ключів (мал. 3). Тільки якщо, як це

Вихід

А

В

Рис. 2.

показано на мал. 3, всі ключі замкнені (стан 1), з'являється вихідне напруження і включається індикатор. Більш практичною формою для блоку І є диодная схема, показана на мал. 4. Використовуючи позитивне напруження +V для стану 1 і V=0 для стану 0, бачимо, що схема забезпечує на виході стан 1 для +V, тільки якщо на всі входи подане напруження +V, або 1. Будь-який вхід при V=0 підтримує вихід в стані 0. Дійсно, діоди зміщені в позитивному напрямі і вихідне напруження дорівнює нулю, що означає, що вихідний стан є 0. Якщо до всіх тих входів одночасно прикласти позитивне напруження декілька більше ніж V, то діоди стають зворотно зміщеними і вихідне напруження зростає до V, т. е. наступає стан 1. Помітимо, що якщо навіть один вхід знаходиться в стані 0, т. е. на відповідному діоді є пряме зміщення, то вихідний сигнал залишається рівним нулю. Це пояснюється тим що нульове напруження на будь-якому вході дає коротке замикання виходу на землю. У логічній формі це означає, що 0 на будь-якому вході створює 0 на виході.

Операцію, здійснювану блоком І, не треба змішувати з математичною операцією складання, оскільки вихід блоку І не є сума вхідних сигналів, як це виходить з функціональної таблиці. Блок І широко використовується в цифрових електричних схемах і означається символом, показаним на мал. 4, би.

До 1 До 2 До 3

а) б)

Ріс.3. Ланцюжок послідовних Ріс.4: а) диодная схема з трьома входами; б) її

ключів схеми логічного І символічне позначення

Схема найпростішого двухвходового елемента І на біполярних транзисторах приведена на мал. 5, а, а на мал. 5, би - діаграма його роботи. Елемент І називають іноді схемою збігу, оскільки з діаграми роботи видно, що сигнал 1 на виході з'являється тільки в тому випадку, на обох входах А і В одночасно діють напруження логічної 1. Оскільки транзистори VT1 і VT2 сполучені послідовно, то струм в ланцюгу може протікати тільки у випадку, якщо одночасно відкриті обидва транзистори. Якщо відкритий тільки один з транзисторів, то струм протікати не буде і напруження на виході буде нульовим. Таким чином, схема виконує логічне множення І відповідно до функціональної таблиці Особливість схеми - використання на вході многоемиттерного транзистора VT1. Якщо на обидва входи А і В подані напруження логічного 0, то відкриті обидва переходи база - емітер транзистора VT1 і струм проходить тільки через них, не відгалужуючись в перехід база - колектор. Внаслідок цього транзистор VT2 закритий і на виході Q діє нульове напруження. Якщо на один з входів подається позитивне напруження логічної 1, то відповідний перехід база - емітер транзистора VT1запирается. Однак основний перехід база - колектор не спирається, бо конструкція многоемиттерного транзистора (і режим роботи) така, що струм в ланцюгу база - колектор може протікати тоді, коли виявляються замкненими всі переходи база - емітер. Таким чином, тільки при одночасній подачі на обидва входи напруження логічної 1 відмикається перехід база - колектор транзистора VT1, що в свою чергу приводить до відімкнення транзистора VT2 появі на виході напруження логічної 1 відповідно повному до правила дії логічного елемента І. МОП - варіант схеми логічного елемента І приведений на мал. 5, м. Тут, як і в попередніх схемах, замість опору навантаження використовується МОП - транзистор з відмикаючим напруженням на затворі.

Ріс.5. Логічний елемент І на біполярних транзисторах (а), діаграми напружень на його входахА, В явиходеQ(би); елемент І, виконаний на многоемиттерном (би) і МОП-транзисторах (а)

Логічний елемент АБО.

Логічне твердження «Якщо А або В істинно, тоді Q істинно» записується так А+В=Q, де знак «+» є символ, вказуючий операцію АБО. Відповідна цьому визначенню Функціональна табл. 2. показує, що вихід виходить при наявності будь-якого вхідного сигналу. Принципова схема двухвходового логічного елемента АБО в ТТЛ-виконанні приведена на мал. 6, а. Відповідно до правил логічного складання, якщо на входах А і В діють сигнали логічних 0, переходи база - емітер транзисторів VT1 і VT4 відкриті і через них протікає струм. При цьому, очевидно, через переходи база - колектор в транзисторах VT1 і VT4 струм не протікає, внаслідок чого закриті транзистори VT2 і VT3 і на їх загальному опорі в ланцюгу емітерів R2 немає падіння напруження, т. е. вихідний сигнал Q відповідає логічному 0. Якщо на одному з входів А або В діє сигнал позитивної полярності, відповідний логічна 1, то відбуваються замкнення переходу база - емітер транзистора VT1 (або VT4) і відімкнення переходу база - колектор. Це приводить до відімкнення транзистора VT2 (або VT3 і появі на резисторі R2 - на виході Q - майже повного напруження джерела живлення (за вирахуванням падіння напруження в трохи десятих часткою вольта на повністю відкритому транзисторі VT2 або VT3. При подачі сигналу 1 на обидва входи А і В відкриваються і обидва вихідних транзистора VT2 і VT3, що приводить до деякого збільшення напруження на виході Q. Таким образом, розглянута електронна схема виконує логічне складання АБО.

Рис. 6. Логічний елемент АБО, виконаний на біполярних (а) і І МОП-транзисторах (би)

Таблиця 2

Функціональна таблиця (таблиця істинності) АБО

АВQ

0 0 0

0 1 1

1 0 1

1 1 1

Логічний елемент АБО на МОП-транзисторах може бути виконаний по схемі, приведеній на мал. 6, би. У цій схемі транзистори VT1 і VT2 включаються при подачі на їх затвори позитивного напруження логічної 1 і вимикаються, якщо діє напруження логічного 0. Транзистор VT3 використовується замість резистора і постійно відкритий, що приводить до споживання енергії живлення, в той час коли відкриті транзистори VT1 і VT2.

Логічний елемент НЕ.

Таблиця 3

Функціональна таблиця (таблиця істинності) НЕ

АQ

0 0

0 1

Це операція застосовується у випадках, коли потрібно мати протилежні значення змінної. Протилежне значення змінної називається доповненням цієї змінної Символічно для НЕ воно означається межею над відповідною змінною величиною: А=Q.

В найпростішому випадку елемент НЕ инвертор - може бути виконаний на біполярному (або польовому) транзисторі із загальним емітером (мал. 7, а). Коли на вході А діє сигнал 0, транзистор VT струму" не проводить і напруження на виході Q максимально, практично дорівнює напруженню джерела живлення і відповідає сигналу 1. Якщо на вході діє позитивне напруження, відповідне сигналу 1, транзистор VT (n - р - n-типу) відмикається, переходить в режим насичення і напруження на виході Q знижується до рівня 0,1-0,3 В, відповідне сигналу 0. Таким чином, схема інвертує вхідний сигнал. У розглянутої схеми НЕ багато недоліків: малі швидкодія і навантажувальна здатність і вельми низка помехоустойчивость. Тому на практиці використовують більш складні схеми. Зокрема, на мал. 7, бприведена схема инвертора сімейства ТТЛ на основі многоемиттерного транзистора VT1. При напруженні логічного 0 на вході А створюються умови для протікання струму в транзисторі VT1 тільки в ланцюгу переходу емітер-база (на мал. 7, би вказані два паралельно сполучених емітера, працюючих як один), а перехід колектор-база закритий, внаслідок чого немає струму в ланцюги бази транзистора VT2 і він замкнений. При цьому на його колекторі є напруження, близьке до напруження джерела живлення. Це напруження діє на базу транзистора VT3, що приводить до його повного відімкнення. У той же час транзистор VT4 замкнений, оскільки на його базу не подається ніякого напруження, оскільки транзистор VT2 закритий, струм через нього не проходить і на резисторі R2 немає напруження (яке могло б відкрити транзистор VT4). Таким чином, оскільки транзистор VT3 відкритий, а VT4 закритий, на виході Q діє позитивне напруження, близьке до напруження джерела живлення, що відповідає логічної 1. Якщо на вхід А подається напруження логічної 1, то перехід емітер - база транзистора VT1 закривається, але створюються умови для протікання струму через його перехід колектор - база і тим самим для протікання струму через базу транзистора VT2, що приводить до його відімкнення і переходу в режим насичення. При цьому транзистор VT3 закривається (оскільки на колекторі VT2 діє дуже низьке напруження), а транзистор VT4 відмикається, оскільки на його базу подається з резистора R2 напруження в позитивній полярності. Таким чином, через малий опір відкритого транзистора VT4 вихід сполучається із загальною шиною «землею» і напруження на ньому виявляється майже нульовим і схема працює як инвертор. Діод VD, включений на вхід А, захищає схему від перевантаження по входу.

Істотно підвищити швидкодію инвертора і знизити витрату енергії живлення дозволяє застосування діодів Шоттки, що включаються паралельно переходу колектор - база біполярного транзистора (мал. 7, в). Таке з'єднання називається транзистором Шоттки і означається в електронних схемах, як показано на мал. 7, в. Середній час затримки сигналів в логічних елементах ТТЛШ порядку 1,5 нс при середній споживаній потужності біля 20 мВт на один логічний елемент.

Застосування МОП-транзисторів дозволяє майже в 10 раз збільшити число активних елементів на кристалі інтегральної мікросхеми і більш ніж в 103раз зменшити споживання енергії живлення в порівнянні з біполярними транзисторами. Однак майже в 10-20 раз меншає швидкодія (насамперед, через великі ємності на вході і виході транзисторів і дуже високих вхідних опорів).

Инвертор на МОП-транзисторах з n-каналами може бути виконаний по схемі, приведеній на мал. 8, а. Транзистор VT1, на затвор якого подається напруження у відмикаючій полярності, виконує роль резистора (опір якого може бути зроблений будь-яким - в межах від сотень омів до сотень кило-омів - в залежності від технології виготовлення і напруження на затворі). Якщо на вході А діє сигнал 0, то транзистор VT2 закритий і напруження на виході Q практично дорівнює напруженню джерела живлення, т. е. відповідає напруженню логічної 1. Коли на вхід А діє позитивне напруження, відповідне напруженню логічної 1, то транзистор VT2 відкривається (його опір при цьому становить всього 300 - 500 Ом) і напруження на виході Q стає вельми малим (десяті частки-одиниці вольт), що відповідає логічному 0. Істотне підвищення швидкодії (і зниження споживання енергії живлення) досягається при використанні комплиментарной пари КМОП-транзисторів.

Схема КМОП-инвертора приведена на мал. 8, би. Якщо на вході А схеми діє напруження логічного нуля, то транзистор VT1, що має р-канал, повністю відкритий, оскільки його затвор при цьому сполучений із загальним проводом і тому на нього подається напруження у відмикаючій полярності відносно джерела, сполученого з плюсом джерела живлення. Транзистор VT2 маючий n-канал, замкнений, внаслідок чого напруження на виході Q максимально і відповідає напруженню логічної 1. Коли на вхід А подається позитивне напруження логічної 1, то транзистор VT1 закривається, а транзистор VT2 повністю відмикається, внаслідок чого напруження на вході Q стає нульовим. Швидкодія цієї схеми в порівнянні з попередньою істотно збільшується завдяки тому, що заряд-перезаряд паразитних ємностей відбувається через вельми малі опори повністю відкритих транзисторів VT1 і VT2. Споживання енергії живлення знижується до рівня десятих часткою микроватта на один елемент тому, що схема споживає струм, в суті, тільки під час перемикання, коли один транзистор відкривається, інший закривається. У інший час - при 0 або 1 - завжди один з транзисторів закритий і струм від джерела живлення не споживається.

Рис. 7. Логічний елемент НЕ, виконаний на звичайному біполярному транзисторі (а); многоемиттерном транзисторі з додатковим підсилювачем (би); Транзистор Шоттки і його умовне графічне зображення в електронних схемах (в).

Рис. 8. Логічний елемент НЕ, виконаний на МОП-транзисторах з n-каналом (а), комплиментарной парі МОП-транзисторів з n- і р-каналами (би).

Логічний елемент І - НЕ.

Більш універсальний елемент І-НЕ, що дозволяє одночасно з операцією логічного множення виконати і заперечення, тим більше що в більшості випадків це не ускладнює схеми. Наприклад, на мал. 9, априведен МОП-варіант схеми логічного елемента І-НЕ. Транзистор VT1 використовується замість опору навантаження і постійно відкритий, бо на його затвор подається напруження у відмикаючій полярності. Якщо на затвори транзисторів VT2 і VT3 подані напруження логічного 0, то вони замкнені, струму не проводять і на виході Q діє майже повне напруження живлення, т. е. напруження логічної 1. Якщо подається напруження логічної 1 тільки на один з входів А або В, то стан схеми не змінюється і напруження на виході залишається незмінним. Однак, якщо на обидва входи діють напруження логічних 1, то обидва транзистори VT2 і VT3 відмикаються, їх внутрішній опір меншає (до 500 - 1000 Ом) і напруження на виході Q також стає вельми малим, т. е. на виході діє логічний 0 - відповідно повному до таблиці істинності І-НЕ (табл. 4.).

Таблиця 4.

Функціональна таблиця (таблиця істинності) І-НЕ

ABQ

0 0 1

1 0 1

0 1 1

1 1 0

Нестача схеми - при подачі на входи А і В одночасно напружень логічних 1 схема споживає струм від джерела живлення. Якщо ж елемент І-НЕ виконаний на КМОП-транзисторах, то цього не відбувається. Зокрема, на мал. 9, бдается схема подібного елемента. Транзистори VT1 і VT2 мають р-канали, внаслідок чого, коли на їх затворах (входах А, В) діють сигнали логічних 0, вони повністю відкриті і на виході Q є позитивне напруження логічної 1. При цьому транзистори VT3 і VT4 повністю замкнені, бо мають n-канали. Коли на обидва входи А, В одночасно діють позитивні напруження логічних 1, транзистори VT1 і VT2 закриваються і напруження з виходу Q знімається. При цьому транзистори VT3 і VT4 відмикаються і вихід виявляється сполученим із загальним проводом через малий опір (500 - 1000 Ом). Якщо на одному з входів діє напруження логічного 0, а на іншому - напруження логічної 1, то один з транзисторів з р - каналом (VT1 або VT2) закривається, але інший залишається відкритим, і оскільки вони включені паралельно, на виході залишається напруження логічної 1. При цьому один з транзисторів з n-каналом (VT3 або VT4) виявляється відкритим; інший - закритим, і, оскільки вони включені послідовно, шунтування виходу Q малим опором не відбувається і напруження на виході виявляється високим. Таким чином, сама схема струму не споживає (хіба що в ті миті, коли відбувається процес її перемикання - але це, в середньому, частки микроватта). ТТЛ-варіант схеми логічного елемента І-НЕ даний на мал. 5, в. З розгляду малюнка цілком очевидно, що схема являє собою стандартний елемент І (мал. 5, в), до якого доданий вихідний стандартний підсилювач - від инвертора (див. мал. 7, би). Умовні зображення логічного елемента І-НЕ дана на мал. 9, м.

Рис. 9. Логічний елемент І-НЕ, виконаний на МОП-транзисторах з га-каналами (а), многоемиттерном біполярному транзисторі і додатковому підсилювачі (б), комплементарних МОП-транзисторах (в) і умовні графічні позначення елементів АБО-НЕ і І-НЕ в електронних схемах (г)

Логічні елементи АБО-НЕ.

Змінивши схему логічного елемента АБО на МОП-транзисторах можливо отримати новий, більш універсальний елемент АБО-НЕ, що здійснює одночасно з логічним складанням АБО і логічне заперечення (інверсію) НЕ. Для цього активні елементи повинні бути використані не в режимі повторителей (як в схемі мал. 6, би), а в режимі усилителей-инверторов, що легко досягається перенесенням загального опору навантаження з ланцюга джерел в ланцюг стоків. На мал. 10, априведена така схема логічного елемента АБО-НЕ. При сигналах логічного 0 на входах А і В транзистори VT2 і VT3 замкнені, а оскільки транзистор VT1 постійно відкритий і грає роль опору навантаження, то на виході Q діє позитивне напруження логічної 1. Якщо на одному з входів А або В (або одночасно на двох) діє позитивне, напруження, відповідне логічної 1, то транзистор VT2 або VT3 або обидва разом виявляються відкритими і напруження на виході Q знижується до декількох десятих частки-одиниць вольт, т. е. до рівня напруження логічного 0.

би

а

Рис. 10. Логічні елементи АБО-НЕ, виконані на біполярних транзисторах (а), МОП-транзисторах з n-каналами (би), комплиментарних парах МОП-транзисторів (в).

Істотно знизити споживання енергії живлення і збільшити швидкодію дозволяє використання КМОП-транзисторів. Зокрема, на мал. 10, бприведена схема такого вигляду. Транзистори VT1 і VT2 мають р-канали і відкриваються, якщо на їх затвори подається напруження логічного 0 (оскільки на їх затвори, сполучені з плюсом джерела живлення, подається негативне напруження у відмикаючій полярності). При цьому транзистори VT3 і VT4, що мають n-канали, виявляються замкненими і напруження на виході Q близько до напруження джерела живлення, т. е. до напруження логічної 1. Якщо хоч би на одному з входів діє напруження логічної 1, то один з транзисторів VT1 або VT2 закривається, а оскільки вони сполучені послідовно, схема відключається від джерела живлення і на виході Q напруження дорівнює 0. У додавання до цього відкривається один з транзисторів VT3 або VT4 (включених паралельно) і виходу сполучається із загальним проводом через вельми малий опір 100-300 Ом. Таким чином, елемент діє відповідно повному до таблиці істинності АБО-НЕ (табл. 5.). Потрібно відмітити, що схема надзвичайно економічна і споживає струм тільки в дуже короткі миті, під час перемикання, коли одні транзистори відкриваються, а інші ще не встигли закритися.

ТТЛ-варіант конструктивного виконання схеми АБО-НЕ на біполярних транзисторах приведений на мал. 10, в. З розгляду малюнка видно, що схема об'єднує в собі двухвходовий елемент АБО (мал. 6, а) і инвертор НЕ (див. мал. 7, би). Якщо на входах А і В діють напруження логічних 0, то переходи база - емітер транзисторів VT1 і VT4 відкриті і через них протікає струм, минуя переходи база - колектор. Внаслідок цього замкнені підсумовуючі транзистори VT2 і VT3. Тому на базу транзистора VT5 через резистор R4 подається напруження живлення, повністю його що відмикає, внаслідок чого на вихід Q поступає позитивне напруження, відповідне логічної 1. Транзистор VT6, включений паралельно виходу Q, при цьому замкнений і струму не проводить, бо на його базу не подається напруження (з резистора R2). Якщо хоч би на одному з входів А або В діє напруження логічної 1, один з підсумовуючих транзисторів VT2 або VT3 відмикається, напруження в точці з'єднання їх колекторів різко падає, що приводить до замкнення транзистора VT5 і на вхід перестає поступати позитивне напруження. При цьому виявляється відкритим транзистор VT6 шунтуючий своїм малим опором вихід, оскільки на його базу починає подаватися напруження, що знімається з резистора R2, включеного в ланцюг емітерів підсумовуючих транзисторів VT2, VT3 (один з яких проводить струм). Таким чином, схема працює в повній відповідності з табл. 5. Умовне зображення логічного елемента АБО-НЕ дана на мал. 9, м.

У розглянутих схемах логічних елементів для спрощення показувалося, як правило, лише два входи. Це зовсім не означає, що в реальних схемах їх тільки два - їх може бути значно більше, до 8-10. І є спеціальні пристрої - розширювачі, які дозволяють збільшити число входів. Однак у разі необхідності можна збільшити число входів елементів І-НЕ або АБО-НЕ способом нарощування, об'єднуючи послідовно-паралельно декілька окремих мікросхем з меншим числом входів. При цьому може виникнути проблема: що робити з вільними входами, що залишилися? Якщо застосовані елементи І в ТТЛ-виконанні, то всі вільні входи треба з'єднати разом і підключити через резистор в 1 - 2 кОм до плюса джерела живлення (+5 В). Вільні входи можна з'єднати з тими, що використовуються, але це не завжди бажане, бо збільшується навантаження на джерело сигналу. У МОП і КМОП-схемах І вільні входи можна з'єднувати безпосередньо з плюсом джерела живлення.

Дещо складніше нарощування у разі елементів АБО-НЕ, І-НЕ, де доводиться використати додаткову инвертори.

У сучасній цифровій техніці в цей час домінують чотири сімейства логічних мікросхем в інтегральному виконанні: ТТЛ; ТТЛШ; КМОП і ЕСЛ, що випускаються у всьому світі сотнями мільйонів штук щорічно. При цьому найбільш широко застосовуються для побудови цифрових інформаційно-вимірювальних геофизических пристроїв мікросхеми ТТЛ, ТТЛШ і КМОП. Цифрові мікросхеми сімейства ЕСЛ, поки що не мають собі рівних по швидкодії (частки наносекунди), споживають дуже багато енергії живлення і використовуються переважно для створення сверхбистродействующих ЕОМ універсального застосування.

Всі логічні елементи випускаються у вигляді мікросхем в інтегральному виконанні і маркіруються стандартним семиелементним кодом. При цьому третій елемент маркіровки - дві букви - означає: ЧИ - елемент І; ЛН - елемент НЕ; ЛЛ - елемент АБО; ЛА - елемент І-НЕ; ЛЕ - елемент АБО-НЕ; ЛС - елемент І-АБО; ЛБ - елемент І-НЕ/ИЛИ-НЕ; ЛР - елемент І-АБО-НЕ; ЛК - елемент І-АБО-НЕ/И-ИЛИ; ЛМ- елемент АБО-НЕ/АБО; ЛД - розширювачі; ЛП - інші типи елементів (в тому числі що виключає АБО); ХЛ - многофункциональние елементи.

Список використаної літератури

1. Бобровников Л. З. Радіотехника і електроніка. М. Недра, 1990 р.

2. Гутников В. С. Інтегральная електроника у вимірювальних приладах. Л. Енергия, 1978 р.

3. Ямпольский В. С. Основи автоматики і обчислювальної техніки. М. Просвещеніє, 1991 р.

4. Нефедов В. И. Основи радіоелектроніки. М. Висшая школа, 1994 р.